[VHDL编程] VerilogHDL

说明：VerilogHDL,对初学者很有帮助的,可以一下的!-VerilogHDL, very helpful for beginners, you can look in!
<jiangchuandong> 在 2025-02-05 上传 | 大小：33kb | 下载：0

[VHDL编程] taxi

说明：出租车自动计费系统，功能完善，方便快捷，十分好用-taxi
<gs> 在 2025-02-05 上传 | 大小：3kb | 下载：0

[VHDL编程] LMS_filter

说明：verilog HDL 写的LMS滤波器-LMS filter using verilog HDL language
<rayax> 在 2025-02-05 上传 | 大小：342kb | 下载：0

[VHDL编程] verilog

说明：verilog 入门概述 新手学习资料-Getting Started with an overview of novice learning materials verilog
<梁小华> 在 2025-02-05 上传 | 大小：360kb | 下载：0

[VHDL编程] synmodule

说明：设计了一个异步时钟域间进行通行的模块，并采用Modelsim进行仿真验证，仿真结果满足预期的目的。-Designed an asynchronous clock domains between the passage of the module, and use Modelsim for simulation, the simulation results meet the intended purpose.
<程建雷> 在 2025-02-05 上传 | 大小：4.07mb | 下载：0

[VHDL编程] The_Ten_Commands_of_Excellent_Design

说明：介绍了FPGA设计的十大准则，对初学者很有用，对于工作多年的同志，也会有整理总结的好处-Describes the FPGA design of the top ten criteria are useful for beginners, for many years comrades, there will be finishing the benefits of the summary
<李> 在 2025-02-05 上传 | 大小：35kb | 下载：0

[VHDL编程] example7

说明：交通灯控制例程；本实验是模拟控制一个十字路口的交通灯，4行3色灯，分别代表一个十字路口的4个口的交通灯。-Traffic light control routines this experiment is the analog control a crossroads, traffic lights, four-line three-color lights, representing an intersection of the f
<shenqin> 在 2025-02-05 上传 | 大小：379kb | 下载：0

[VHDL编程] soc_design

说明：一款介绍Soc使用的PDF文档供大家看和实践，还是有一定参考价值的！-A descr iption Soc using PDF documents for everyone to see and practice, there are still some reference value!
<培根> 在 2025-02-05 上传 | 大小：3.07mb | 下载：0

[VHDL编程] multiplexer

说明：几种常用乘法器的Verilog、VHDL代码-Several common multiplier Verilog, VHDL code
<kk> 在 2025-02-05 上传 | 大小：261kb | 下载：0

[VHDL编程] altera_fft

说明：alter官方fft程序 使用verilog编写 需要的同学可以下载-alter the official fft program uses verilog prepared students in need can be downloaded
<廖国杰> 在 2025-02-05 上传 | 大小：966kb | 下载：0

[VHDL编程] EDA

说明：通过MAXPLUS软件做时钟信号发生器，可通过外部的拨码开关进行清零和预置数-Software made by MAXPLUS clock signal generator is available through an external DIP switch and preset number of cleared
<易木> 在 2025-02-05 上传 | 大小：1.35mb | 下载：0

[VHDL编程] 2-10

说明：verilog写的2进制转换10机制代码-source for 2~10 with verilog
<张三山> 在 2025-02-05 上传 | 大小：1kb | 下载：0