资源列表
[VHDL编程] m_divider_int
说明:14bit pipeline 除法器,在Xilinx V5上可以跑到100M,输出延时3cycles-14bit 100M pipeling divider<alex> 在 2025-02-05 上传 | 大小:1kb | 下载:0
[VHDL编程] bcd_updown_counter2
说明:It is a simple 4-digit bcd up down counter written in verilog<jason> 在 2025-02-05 上传 | 大小:1kb | 下载:0
[VHDL编程] LCD_stopwatch
说明:It is stopwatch whereby it display on the LCD.<jason> 在 2025-02-05 上传 | 大小:1kb | 下载:0
[VHDL编程] VGA_Controller
说明:It is the VGA driver or controller to communicate with VGA<jason> 在 2025-02-05 上传 | 大小:1kb | 下载:0