资源列表

« 1 2 ... .83 .84 .85 .86 .87 888.89 .90 .91 .92 .93 ... 4311 »

[VHDL编程EasyFPGA030.part2

说明:周立功 EasyFPGA030 开发板光盘2,-ZLG EasyFPGA030 development board CD-ROM 2,
<> 在 2025-02-05 上传 | 大小:11.78mb | 下载:0

[VHDL编程DE1_NIOS

说明:Altera DE1的NIOS源程序,非常有参考价值,可直接投入使用-the niosII project of Altera DE1 borad. It can be used directly
<gaoyukun> 在 2025-02-05 上传 | 大小:1.12mb | 下载:0

[VHDL编程sdmlbeh

说明:This code implements the behavioral modelling of mealy type sequence detector to detect the sequence 1010. The code is a quartus project file.
<sidd> 在 2025-02-05 上传 | 大小:1kb | 下载:0

[VHDL编程sdmlstruct

说明:This code implements the structural modelling of mealy type sequence detector to detect the sequence 1010. The code is a quartus project file
<sidd> 在 2025-02-05 上传 | 大小:1kb | 下载:0

[VHDL编程sdmrbeh

说明:This code implements the behavioral modelling of a Moore type sequence detector to detect the sequence 1010. The code is a quartus project file
<sidd> 在 2025-02-05 上传 | 大小:1kb | 下载:0

[VHDL编程sdmrstruct

说明:This code implements the structural modelling of mealy type sequence detector to detect the sequence 1010. The code is a quartus project file
<sidd> 在 2025-02-05 上传 | 大小:1kb | 下载:0

[VHDL编程unishift

说明:An universal shift register performs the following tasks load, right shift ,left shift and parallel load as the selection inputs are 00,01,10,11 respectively. Such a register is implemented here in Quartus.
<sidd> 在 2025-02-05 上传 | 大小:1kb | 下载:0

[VHDL编程adc_vhdl.tar

说明:control adc vhdl code spartan 3e starter board
<lefteris> 在 2025-02-05 上传 | 大小:14kb | 下载:0

[VHDL编程xilinx_labs.tar

说明:quick start EDK xilinx labs
<lefteris> 在 2025-02-05 上传 | 大小:3.05mb | 下载:0

[VHDL编程fft

说明:基4快速傅里叶变换,涉及cordic算法,可以用来学习-fft
<sun> 在 2025-02-05 上传 | 大小:81kb | 下载:0

[VHDL编程dfre

说明:在对信号频率进行测量的研究过程中,设计了三个测量档位,在不同的档位的到频率的精确度也不同,并且选择不同档位,相应的小数点的位置也不同。-In the study to measure signal frequency, the design of the three measuring stalls in different stalls to the frequency accuracy are different, and the
<张晶> 在 2025-02-05 上传 | 大小:1kb | 下载:0

[VHDL编程lcd_drv

说明:IP core for LCD controller of Xilinx FPGA
<phong duong> 在 2025-02-05 上传 | 大小:2kb | 下载:0
« 1 2 ... .83 .84 .85 .86 .87 888.89 .90 .91 .92 .93 ... 4311 »

源码中国 www.ymcn.org