[VHDL编程] FpgaDesignOfWirelessCommunicationsCodeExamples

说明：无线通信fpga设计代码实例，包括MATLAB和Verilog HDL 语言实例，供大家学习和研究-Fpga design of wireless communications, code examples, including examples of MATLAB and Verilog HDL language, for them to learn and study
<steven> 在 2025-02-04 上传 | 大小：202kb | 下载：0

[VHDL编程] systemc-2.2.0

说明：这个是systemC在VC下编译后的文件，响应的运行时 include systemc-2.2.0\src systemc.h 都文件。并且建立项目时 把SystemC.lib加入项目中即可编译SystemC-This is the systemC after VC complie, you can include the systemc-2.2.0\src systemc.h file and add SystemC.lib to
<wyb527> 在 2025-02-04 上传 | 大小：16.81mb | 下载：0

[VHDL编程] PWM_VerilogHDL

说明：altera公司网站上的详细的PWM设计的Verilog hdl源程序，大多数都采用这个-altera company' s Web site the detailed design of the PWM source Verilog hdl, most have adopted this
<Mrshen> 在 2025-02-04 上传 | 大小：2kb | 下载：0

[VHDL编程] modelsim

说明：modelsim详细使用说明，介绍详细。适合仿真测试初学者使用。-modelsim detailed instructions for use, introduced in detail. Simulation tests for beginners to use.
<lsj> 在 2025-02-04 上传 | 大小：475kb | 下载：0

[VHDL编程] PCI_VHDL

说明：vhdl实现pci，找了很久才下到。应该比较适合设计-vhdl implementation pci, looking for a long time before the next to. Should be more suitable for design
<fantasy> 在 2025-02-04 上传 | 大小：104kb | 下载：0

[VHDL编程] fifo

说明：同步FIFO 创建一个256x8大小的同步FIFO，并通过串口发送数据初始化FIFO，FPGA内部读取FIFO的数据通过窗口发送到PC-FIFO
<赵云> 在 2025-02-04 上传 | 大小：4kb | 下载：0

[VHDL编程] uart

说明：uart串口通信程序，用状态机实现的；测试通过，并且实践过-uart
<dasfsaf> 在 2025-02-04 上传 | 大小：769kb | 下载：0

[VHDL编程] FRE

说明：用1602显示的等精度频率计，有多种功能的；可能测试占空比和周期的-vhdl
<dasfsaf> 在 2025-02-04 上传 | 大小：4.55mb | 下载：0

[VHDL编程] reedsolomon

说明：reed solomon encoder synthesis and simulation is done using verilog and working fine
<priya> 在 2025-02-04 上传 | 大小：1.07mb | 下载：0

[VHDL编程] ddsm

说明：用vhdl实现dds功能的程序试一试看看是不适合你！-Dds feature using vhdl program to try to achieve a look is not for you!
<maxmilian> 在 2025-02-04 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog

说明：altera公司推荐的verilog代码风格教程-altera recommended verilog code style tutorial
<blur> 在 2025-02-04 上传 | 大小：1.76mb | 下载：0

[VHDL编程] f_adder_4bit

说明：四位二进制全加器，用原理图输入的形式实现，在Quartus II 5.1下编译通过。-4 binary full adder, with schematic input in the form of implementation, compiled in the Quartus II 5.1 adoption.
<lzj> 在 2025-02-04 上传 | 大小：315kb | 下载：0