[VHDL编程] buffer

说明：Hi iam Ramana a research scholar,doing my phd from sathyabama university. Title: Designa video codec h.264 processor using verilog hdl. i request you to send video codec H.264 on Verilog hdl. regards D Ra
<ramanna> 在 2024-10-07 上传 | 大小：46080 | 下载：0

[VHDL编程] Two_Level_SVPWM

说明：代码为两电平SVPWM调制算法的Verilog程序。包括扇区划分、时间计算、死区控制等。(The code is the Verilog program of the two level SVPWM algorithm. It includes sector division, vecter calculation, dead zone control and so on.)
<FollowSky> 在 2024-10-07 上传 | 大小：6145024 | 下载：0

[VHDL编程] deadzone

说明：代码功能是实现脉冲信号的死区控制。根据输入脉冲实现10us的死区，避免IGBT直通。(The code function is to realize the dead zone control of the pulse signal. The dead zone of 10us is realized according to the input pulse, and the direct connection of IGBT is a
<FollowSky> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] pipe25_rc5

说明：pipe可以用于绘制随机petri网和系统性能分析(pipe for help leaner in start stage get more about how to conduct petri net)
<tiashiaimeili> 在 2024-10-07 上传 | 大小：2069504 | 下载：0

[VHDL编程] i2c_ctr

说明：标准iic通信协议，项目中已经使用过，下载可直接上项目(The standard IIC communication protocol has been used in the project. On the basis of IIC, the configuration and detection function of the register can be added.)
<橙子很好吃> 在 2024-10-07 上传 | 大小：2048 | 下载：0

[VHDL编程] device_dri

说明：该程序结合iic驱动程序，可用自动检测硬件的寄存器配置参数是否正确，项目中已使用过(With the IIC driver, the program can automatically detect whether the hardware's register configuration parameters are correct. The program has been used in the project.)
<橙子很好吃> 在 2024-10-07 上传 | 大小：2048 | 下载：0

[VHDL编程] i2c_slave

说明：iic slave端，项目中已经用过，可用适用所有传输速率，板间通信，接口少的情况下，可用该程序实现多参数传输，状态监控。(The IIC slave terminal has been used in the project. It can be applied to all kinds of transmission rate, inter board communication and less interfaces. The p
<橙子很好吃> 在 2024-10-07 上传 | 大小：3072 | 下载：0

[VHDL编程] ds18b20

说明：ds18b20单线温度传感器驱动，可直接上板。包括工程文件。(DS18B20 single line temperature sensor drive, can be directly on the board.)
<橙子很好吃> 在 2024-10-07 上传 | 大小：23552 | 下载：0

[VHDL编程] AXI-full

说明：axi协议中的full子协议，可用于直接访问zynq器件的ddr器件。(The full sub protocol in the Axi protocol can be used to direct access to the DDR device of the zynq device.)
<橙子很好吃> 在 2024-10-07 上传 | 大小：8192 | 下载：0

[VHDL编程] Fre_Multi_Ctrl_1114

说明：实现camerallink任意位的串并转换(Implementation of camerallink arbitrary bit series conversions)
<非要起名字> 在 2024-10-07 上传 | 大小：4647936 | 下载：0

[VHDL编程] RTPPayloadFormatforReedSolomon

说明：ReedSolomon FEC used in RTP
<HHHHLELE> 在 2024-10-07 上传 | 大小：299008 | 下载：0

[VHDL编程] uart

说明：用verilog实现UART串口收发。状态机形式实现，波特率可调(Use verilog to achieve UART serial transceiver. State machine form, adjustable baud rate)
<zhaodameng> 在 2024-10-07 上传 | 大小：3265536 | 下载：0