资源列表
[VHDL编程] Verilog的边沿检测技术_设计源代码
说明:波形数据上升下降沿的检测程序,已经经过仿真验证(The detection program of the rising descending edge of the waveform data has been verified by simulation)<gxgone> 在 2024-10-08 上传 | 大小:36864 | 下载:0
[VHDL编程] i2c_master_ip_for_nios
说明:i2c master ip for altera nios, add in qsys<kevinfeng83> 在 2024-10-08 上传 | 大小:218112 | 下载:0
[VHDL编程] 1800.2-2017
说明:最新版 IEEE UVM standard(The newest UVM IEEE standard(2017))<timo_liu> 在 2024-10-08 上传 | 大小:2848768 | 下载:0
[VHDL编程] shuzizhong
说明:(1)24小时计时显示(时分秒); (2)具有时间设置功能(时,分) ; (3)具有整点提示功能; (4)实现闹钟功能(定时,闹响);((1) 24 hour time display (time, minute, second); (2) have time setting function (time and minute); (3) it has the function of whole point. (4) re<Goddd> 在 2024-10-08 上传 | 大小:4346880 | 下载:0
[VHDL编程] 新建文本文档 (3)
说明:在Verilog中使用函数,用always块实现较复杂的组合逻辑电路,阻塞赋值与非阻塞赋值的区别(Using a function in Verilog, a complex combinational logic circuit is realized with a always block, and the difference between blocking assignment and non blocking assignm<随风sf> 在 2024-10-08 上传 | 大小:1024 | 下载:0
[VHDL编程] traffic_light
说明:使用Verilog编写交通灯控制代码,能够直接进行运行仿真。(Using Verilog to write traffic light control code, can run the simulation directly.)<王家小丫头> 在 2024-10-08 上传 | 大小:12288 | 下载:0
[VHDL编程] DDS -changed
说明:DDS技术实现波形产生代码,可以编译下载学习使用!(DDS generate diagram program)<shilj> 在 2024-10-08 上传 | 大小:4986880 | 下载:0