资源列表

« 1 2 ... .61 .62 .63 .64 .65 3966.67 .68 .69 .70 .71 ... 4311 »

[VHDL编程multi

说明:tr stgae farf af afadfczdc ar a faf
<Denisa Todos> 在 2024-10-11 上传 | 大小:141312 | 下载:0

[VHDL编程vga

说明: rewrsr r e et ysetysetstst sthss
<Denisa Todos> 在 2024-10-11 上传 | 大小:171008 | 下载:0

[VHDL编程responder

说明:basys2实现抢答器,Verilog描述语言,实现4人抢答器,功能已验证-Basys2 u5B9 u73B0 u62A2 u7B54 u5668 uFF0CVerilog u63CF u8FF0 u8BED u8A09 uFF0C u5B9E u73B04 u4EBA u62A2 u7B54 u5668 uFF0C u529F u80FD u5DF2 u9A8C u8BC1
<> 在 2024-10-11 上传 | 大小:1024 | 下载:0

[VHDL编程VGA

说明:VGA接口,提供简单的行场扫描,和一个简单的色块例子-VGA interface, providing simple line scan, and a simple example of color blocks
<> 在 2024-10-11 上传 | 大小:499712 | 下载:0

[VHDL编程Freq_gen

说明:VHDL语音写的标准分频模块,在vivado开发环境下运行-VHDL voice write standard frequency module, run in vivado development environment
<> 在 2024-10-11 上传 | 大小:1252352 | 下载:0

[VHDL编程rs232

说明:基于RS232的串口传输程序,开发环境为vivado-RS232-based serial transmission procedures, the development environment for vivado
<> 在 2024-10-11 上传 | 大小:494592 | 下载:0

[VHDL编程Watch

说明:FPGA开发板的简易时钟源码,开发环境为vivado-FPGA development board of the simple clock source, the development environment for vivado
<> 在 2024-10-11 上传 | 大小:561152 | 下载:0

[VHDL编程VGA-(1)

说明:基于FPGA的VGA接口代码,引脚已按装好,板子DE2-115-Based on FPGA of VGA interface code, the pin has been installed, board de2
<赵剑潇> 在 2024-10-11 上传 | 大小:3124224 | 下载:0

[VHDL编程key_debounce

说明:按键消抖操作,采用计数延时20ms的方式实现按键消抖,防止出现误按,VHDL和verilog-Button shaking operation, the use of counting delay 20ms way to achieve the key to shake, to prevent the error, VHDL and verilog
<d232> 在 2024-10-11 上传 | 大小:2048 | 下载:0

[VHDL编程FPGAshumaguan

说明:基于FPGA设计的,可以实现数码管显示的程序-Based on FPGA design, the program of digital tube display can be realized
<刘华> 在 2024-10-11 上传 | 大小:138240 | 下载:0

[VHDL编程IIR-FPGA

说明:基于FPGA实现IIR滤波器的程序,用VERILOG编程语言实现-The program based on the FPGA implementation of the IIR filter is implemented in the VERILOG programming language
<刘华> 在 2024-10-11 上传 | 大小:16733184 | 下载:0

[VHDL编程SPC3-RW

说明:用FPGA完成对SPC3芯片的读写程序,并附有仿真测试程序。-Using FPGA to complete SPC3 chip to read and write procedures, with the simulation test program.Using FPGA to complete SPC3 chip to read and write procedures, with the simulation test progr
<刘华> 在 2024-10-11 上传 | 大小:3926016 | 下载:0
« 1 2 ... .61 .62 .63 .64 .65 3966.67 .68 .69 .70 .71 ... 4311 »

源码中国 www.ymcn.org