[VHDL编程] 100Examples

说明：VHDP入门级教程，实用编程100例，非常适合新手，工程齐全，上手快，是Verilog语言开发工作者的必备代码。-VHDP entry-level tutorial, practical programming 100 cases, very suitable for novice, complete engineering, quick start, Verilog language development workers are e
<蚂蚁> 在 2024-11-15 上传 | 大小：194kb | 下载：0

[VHDL编程] db

说明：基于FPGA 的正弦波三角波方波锯齿波，的电路图及VHDL的代码-FPGA based sine wave, triangle wave, square wave sawtooth wave, the circuit diagram and VHDL code, based on the FPGA sine wave, triangle wave, square wave, sawtooth wave, the circuit diag
<王文馨> 在 2024-11-15 上传 | 大小：70kb | 下载：0

[VHDL编程] fdiv_test_isim_beh

说明：VHDL主要用于描述数字系统的结构、行为、功能和接口。除了许多具有硬件特性的句子外，VHDL语言形式、描述风格和语法与一般计算机高级语言非常相似。VHDL的程序结构是一个工程设计，或设计实体（可以是一个组件，一个电路模块或一个系统）被划分为外部（或可见部分，和端口）和内部（或不可视）-VHDL is used primarily to describe the structure, behavior, function, and int
<小陈> 在 2024-11-15 上传 | 大小：384kb | 下载：0

[VHDL编程] crc_unit_16

说明：用verilog语言实现CRC16校验，已通过仿真验证。-Use verilog language implementation CRC16 calibration, was validated by simulation
<冷月生> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] mmm

说明： trhrthw rrh ryhsr hththaet haraefcergstt - trhrthw thw rrh ryhsr hththaet haraefcergstt
<Denisa Todos> 在 2024-11-15 上传 | 大小：83kb | 下载：0

[VHDL编程] multi

说明：tr stgae farf af afadfczdc ar a faf
<Denisa Todos> 在 2024-11-15 上传 | 大小：138kb | 下载：0

[VHDL编程] vga

说明： rewrsr r e et ysetysetstst sthss
<Denisa Todos> 在 2024-11-15 上传 | 大小：167kb | 下载：0

[VHDL编程] responder

说明：basys2实现抢答器，Verilog描述语言，实现4人抢答器，功能已验证-Basys2 u5B9 u73B0 u62A2 u7B54 u5668 uFF0CVerilog u63CF u8FF0 u8BED u8A09 uFF0C u5B9E u73B04 u4EBA u62A2 u7B54 u5668 uFF0C u529F u80FD u5DF2 u9A8C u8BC1
<刘> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] VGA

说明：VGA接口，提供简单的行场扫描，和一个简单的色块例子-VGA interface, providing simple line scan, and a simple example of color blocks
<彭> 在 2024-11-15 上传 | 大小：488kb | 下载：0

[VHDL编程] Freq_gen

说明：VHDL语音写的标准分频模块，在vivado开发环境下运行-VHDL voice write standard frequency module, run in vivado development environment
<彭> 在 2024-11-15 上传 | 大小：1.19mb | 下载：0

[VHDL编程] rs232

说明：基于RS232的串口传输程序，开发环境为vivado-RS232-based serial transmission procedures, the development environment for vivado
<彭> 在 2024-11-15 上传 | 大小：483kb | 下载：0

[VHDL编程] Watch

说明：FPGA开发板的简易时钟源码，开发环境为vivado-FPGA development board of the simple clock source, the development environment for vivado
<彭> 在 2024-11-15 上传 | 大小：548kb | 下载：0