[VHDL编程] rgb1

说明：红绿灯交通灯的设计，通过规定时间红绿灯的转变实现交通灯的控制-Traffic light traffic light design, implementation, control traffic lights traffic light changes by a predetermined time
<高雅> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] FFT

说明：使用VHDL语言实现对快速傅立叶变换算法的实现，并通过仿真验证其正确性。-Using VHDL language implementation for the realization of fast Fourier transform algorithm, and its correctness is validated by computer simulation.
<d232> 在 2024-11-15 上传 | 大小：15.08mb | 下载：0

[VHDL编程] UART_Send_handle

说明：这是一个很好的基于verilog的串口通信422模块，已经经过多次验证，绝对可靠，可直接使用，本人已在工程中多次使用，无误差-This is a good serial communication based on Verilog 422 module, has been repeatedly verified, absolutely reliable, can be used directly, I have repeatedly u
<yupeng> 在 2024-11-15 上传 | 大小：1kb | 下载：0

[VHDL编程] RRController

说明：Source Code for a Rom/And Ram controller and some sample Op-Codes.Written in components and assembled together.enjoy!
<MarshalAmin> 在 2024-11-15 上传 | 大小：3kb | 下载：0

[VHDL编程] UART_TX

说明：verilog写的串口发送程序，具有单字节发送和多字节发送功能，附带testbench，可自行验证-verilog write serial transmission program, sending a single byte and multi-byte transmit function, with testbench, can verify their own
<王红伟> 在 2024-11-15 上传 | 大小：3kb | 下载：0

[VHDL编程] UART_RX

说明：自己用Verilog写的串口接收程序，有testbench，可实现单字节接收和连续接收，testbench可测功能-Own use Verilog write serial reception procedures, testbench, can achieve single-byte receive and continuous reception, testbench measurable function
<王红伟> 在 2024-11-15 上传 | 大小：3kb | 下载：0

[VHDL编程] verilog-ManchesterCoding

说明：verilog实现的曼彻斯特和差分曼彻斯特编码。压缩包中有源码和结果截图，代码又注释。-The implementation of Manchester Coding and differential Manchester Coding. The file has the source code and the picture of the result. The code is explanatory.
<都市里的野孩子> 在 2024-11-15 上传 | 大小：93kb | 下载：0

[VHDL编程] answer4

说明： 数字式竞赛抢答器 设计一个可容纳四组参赛者同时抢答的数字抢答器 1.能判断第一抢答者并报警指示抢答成功，其他组抢答均无效 2.设计倒计时时钟，若提前抢答则对相应的抢答组发出警报-Digital Race Responder Design a can hold four groups of participants at the same time answering the digital answering mach
<韩大马> 在 2024-11-15 上传 | 大小：5.25mb | 下载：0

[VHDL编程] clock

说明：数字时钟设计 设计一个数字时钟 要求:(1)用数码管显示时/分/秒 (2)有时间预置功能 (3)能用蜂鸣器报时-Digital Clock Design Design a digital clock Requirements: (1) with the digital display hours/minutes/seconds           (2) has
<韩大马> 在 2024-11-15 上传 | 大小：3.31mb | 下载：0

[VHDL编程] DDS

说明：信号发生器设计 信号发生器由波形选择开关控制波形的输出, 分别能输出正弦波、方波和三角波三种波形, 波形的周期为2秒（由40M有源晶振分频控制）。考虑程序的容量,每种波形在一个周期内均取16个取样点,每个样点数据是8位(数值范围:00000000~11111111)。要求将D/A变换前的8位二进制数据（以十进制方式）输出到数码管动态演示出来。-Signal generator design The signal generato
<韩大马> 在 2024-11-15 上传 | 大小：7.67mb | 下载：0

[VHDL编程] SDRAM

说明：SDRAM编程代码，FPGA 的设计代码。(SDRAM programming code, FPGA design code.)
<FPGA110> 在 2024-11-15 上传 | 大小：9.29mb | 下载：0

[VHDL编程] dds

说明：通过按键控制产生任意频率的方波，正弦波，三角波，锯齿波(Fang Bo, sine wave, triangle wave and sawtooth wave at any frequency are generated by key control)
<HUMBLE.> 在 2024-11-15 上传 | 大小：3.95mb | 下载：0