资源列表

« 1 2 ... .29 .30 .31 .32 .33 3934.35 .36 .37 .38 .39 ... 4311 »

[VHDL编程vga

说明:xilinx 开发板程序,VGA控制显示-Xilinx development board procedures, VGA display control
<zhang> 在 2024-11-15 上传 | 大小:164kb | 下载:0

[VHDL编程vhdl

说明:eda技术与vhdl课件,很经典的学习课件-VHDL EDA technology and courseware, it is a classic learning courseware
<weijy> 在 2024-11-15 上传 | 大小:9.37mb | 下载:0

[VHDL编程ps2Keyboard

说明:vhdl实现的鼠标协议,代码可读性高,适合作为参考案例。-VHDL realize mouse agreement, the code readable, suitable as a reference case.
<dqx> 在 2024-11-15 上传 | 大小:193kb | 下载:0

[VHDL编程ps2_mouse

说明:Vhdl实现的鼠标协议历程,代码可读性高,适合作为案例参考。-VHDL realize the course of the mouse protocol, code readable, suitable as a reference case.
<dqx> 在 2024-11-15 上传 | 大小:761kb | 下载:0

[VHDL编程Farsight070714FPGA

说明:一个高级培训班的内部资料,非常宝贵,读者可以掌握FPGA的基本思路-A high-level training of internal information, are very valuable, readers can grasp the basic ideas FPGA
<binglu> 在 2024-11-15 上传 | 大小:630kb | 下载:0

[VHDL编程Verilog_pro_tech

说明:verilog程序设计教程,适合初学者。-verilog programming tutorial for beginners.
<flyer> 在 2024-11-15 上传 | 大小:111kb | 下载:0

[VHDL编程VerilogHDL_training

说明:verilog基础练习,介绍怎样编写测试文件和仿真-Verilog based on exercises, how to introduce the preparation of test documentation and simulation
<flyer> 在 2024-11-15 上传 | 大小:77kb | 下载:0

[VHDL编程smallkeybaord

说明:用verilog写的4*4小键盘按键检测程序。本工程已经编译好。可以直接在Atera DE1 Fpga开发板上运行-Written using Verilog 4* 4 keypad keys detection procedures. The project has been compiled. Directly in the development of Atera DE1 Fpga board run
<王乔> 在 2024-11-15 上传 | 大小:1.52mb | 下载:0

[VHDL编程altera_up_avalon_ps2

说明:花了半个月才改好的Atera DE1/DE2 ps2 IP 驱动核。放在FPGA工程目录下可以直接使用。本IP能够驱动PS/2键盘和鼠标。使用时只要调用HAL目录下的文件即可以直接使用!-Spent a good two weeks we have made some changes Atera DE1/DE2 ps2 IP-driven nuclear. On the FPGA project directory can be use
<王乔> 在 2024-11-15 上传 | 大小:27kb | 下载:0

[VHDL编程SRAM_16Bit_512K

说明:Verilog 编写的IP核,512K的16位SRAM-Written in Verilog IP core, 512K 16-bit SRAM
<zhyy> 在 2024-11-15 上传 | 大小:11kb | 下载:0

[VHDL编程DM9000A

说明:Verilog 编写的网卡DM9000A的IP核,altera公司寄的DE2系统中的源程序核-Verilog prepared DM9000A the IP core network card, altera company sent DE2 System source of nuclear
<zhyy> 在 2024-11-15 上传 | 大小:16kb | 下载:0

[VHDL编程ISP1362

说明:Verilog 编写的ISP1362的控制器IP核,altera公司DE2系统中的源程序-Verilog prepared ISP1362 controller IP core, altera company source DE2 System
<zhyy> 在 2024-11-15 上传 | 大小:18kb | 下载:0
« 1 2 ... .29 .30 .31 .32 .33 3934.35 .36 .37 .38 .39 ... 4311 »

源码中国 www.ymcn.org