资源列表
[VHDL编程] exp_cpu_vhd
说明:cpu模型,除了时序和显示模块,有两个warning-A CPU module except downloading parts,such as SHIXU and XIANSHI.This version has 2 warning as below.But functional waveform shows --a right execution of computing. --ZHANG Hongjie<doufangzheng> 在 2025-03-10 上传 | 大小:2kb | 下载:0
[VHDL编程] verilog_16_SRAM
说明:一个很好的Verilog测试sram程序-Verilog test sram<王亮> 在 2025-03-10 上传 | 大小:699kb | 下载:0
[VHDL编程] verliog_VGA
说明:verilog实现 VGA视频输出 :直接输出到CRT,场频60,行频36-verilog to vga<王亮> 在 2025-03-10 上传 | 大小:377kb | 下载:0
[VHDL编程] verilog_DA_TLC5615
说明:verilog 写的硬件示波器设计检测频率为1K~10KHz-verilog 1K~10KHz test<王亮> 在 2025-03-10 上传 | 大小:687kb | 下载:0