[VHDL编程] VERILOG_VLSI_LAB_MANUAL

说明：VHDL Lab Manual useful for lab purpose
<Vinodh> 在 2025-03-10 上传 | 大小：1.83mb | 下载：0

[VHDL编程] Snake

说明：This an implementation of snake game in VHDL for Spartan 3 board. It is composed of 5 vhdl files. The output of the system is a CRT monitor.
<sanzihun1> 在 2025-03-10 上传 | 大小：7kb | 下载：0

[VHDL编程] lab

说明：VHDL Lab manual useful for experiment purpose
<Vinodh> 在 2025-03-10 上传 | 大小：978kb | 下载：0

[VHDL编程] cdngo

说明：MP3 Code Converter program
<Vinodh> 在 2025-03-10 上传 | 大小：4.5mb | 下载：0

[VHDL编程] Design-of-general-purpose-registers-vhdl-language.

说明：寄存器设计，以VHDL语言设计模拟一个通用寄存器。可供初学者学习。-Register is designed to simulate a VHDL language design general-purpose registers. For beginners to learn.
<刘平> 在 2025-03-10 上传 | 大小：4kb | 下载：0

[VHDL编程] messageschedule

说明：Para calcular las palabras de cada ronda del algoritmo SHA
<Iab> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] SONGYFQ

说明：用VHDL设计的电路，输出接到喇叭可播放乐曲“一分钱”。适合做课程设计。-Circuit design with VHDL, output to speakers can play music, " a penny." Suitable curriculum design.
<> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] ANSWER

说明：采用VHDL设计的抢答器，抢答时间10秒钟，10秒内无人抢答，则抢答按键失效。显示抢答的队伍号。适合做课程设计。-Design using VHDL Responder, Responder for 10 seconds, no answer in 10 seconds, then the answer in key failure. Display answer in team numbers. Suitable curriculum
<> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] soft_demapper

说明：This is soft demapper algorithm
<sunghwanchoi> 在 2025-03-10 上传 | 大小：9kb | 下载：0

[VHDL编程] jiaotongdeng

说明：使用quartus2实现的交通灯控制，包括各个模块实现及总体实现-traffic light
<心语> 在 2025-03-10 上传 | 大小：1.96mb | 下载：0

[VHDL编程] verilog_uart_log_vhdl_uart_log

说明：verilog uart mode code VHDL uart mode -verilog uart mode code VHDL uart mode code VHDL uart mode
<o0o0o0o0o0> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog_uart_log_vhdl_uart_logfdj

说明：code VHDL uart mode -code VHDL uart mode code VHDL uart mode
<o0o0o0o0o0> 在 2025-03-10 上传 | 大小：1kb | 下载：0