[VHDL编程] RS422_receiver

说明：UART--异步串行通讯 接收逻辑 （Verilog）16倍时钟接收-verilog--A UART Receiver 16 clock
<刘通> 在 2025-02-14 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdldesign

说明：vhdl设计，可以自学vhdl语言后做一些简单的vhdl设计！-vhdldesigning
<熊凯> 在 2025-02-14 上传 | 大小：176kb | 下载：0

[VHDL编程] EDA3

说明：该程序是一个带记数使能，异步复位，带进位输出的增一 二十进制记数器，记数结果由共阴极七段数码管显示-The program is a band count enable, asynchronous reset, into digital output by 12 decimal counter, counting the results from the common cathode seven-segment LED display
<晶晶> 在 2025-02-14 上传 | 大小：1kb | 下载：0

[VHDL编程] eda2

说明：一个带记数使能，同步复位，带进位输出的增一 六位二进制记数器，记数结果由共阴极七段数码管显示-One with a count enable, synchronous reset, into digital output by 16 binary counter, counting the results from the common cathode seven-segment LED display
<晶晶> 在 2025-02-14 上传 | 大小：1kb | 下载：0

[VHDL编程] 93317478verilog.HDL.examples

说明：hdl代码的相关应用，里面还附有相关实例和介绍说明 -hdl code related applications, which also introduced with examples and instructions related
<文石> 在 2025-02-14 上传 | 大小：184kb | 下载：0

[VHDL编程] keyscan_test

说明：针对机械式按键存在的抖动问题，用verilog HDL编写了一个采用防抖方案并对按键次数计数的模块，已经在ISE综合通过！-Keys exist for mechanical jitter, with verilog HDL prepared a program with anti-shake button and count the number of modules have been integrated by ISE!
<tyut> 在 2025-02-14 上传 | 大小：1kb | 下载：0

[VHDL编程] testbench

说明：altera 最新的CYCLONE IV的pci-e核的testbench，VHDL源程序。-altera latest CYCLONE IV of the pci-e core testbench, VHDL source code.
<greenpine> 在 2025-02-14 上传 | 大小：1.68mb | 下载：0

[VHDL编程] watchver_cr2

说明：Stopwatch example -Stopwatch example !!!!!
<Alejandra> 在 2025-02-14 上传 | 大小：59kb | 下载：0

[VHDL编程] vgaChars

说明：有关vhdl的硬件实现VGA设计的代码。 -This is a tutorial on how to create proper 640x480 vga output using the altera UP2 development board.
<shijianke> 在 2025-02-14 上传 | 大小：95kb | 下载：0

[VHDL编程] DE2_TV

说明：友晶公司DE2开发板的TV示例完整源代码 FPGA Cyclone-Friends of the crystal of TV company DE2 development board complete source code for FPGA CycloneII sample
<caizuhong> 在 2025-02-14 上传 | 大小：3.89mb | 下载：0

[VHDL编程] mWdB

说明：毫瓦和对数转换算法，这个算法以及申请专利。本实施列可以给大家共享-mWToDb
<huang> 在 2025-02-14 上传 | 大小：268kb | 下载：0

[VHDL编程] clock

说明：数字钟 用VHDL 编写，内含QUARTUSII软件-digital clock
<王芳> 在 2025-02-14 上传 | 大小：12.89mb | 下载：0