[VHDL编程] 17869318fpga-example1

说明：FPGA实例包含UARTverilog TLC7524接口电路程序 TLC5510 VHDL控制程序 DAC0832 接口电路程序 LCD控制VHDL程序与仿真等-FPGA interface circuit examples include UARTverilog TLC7524 TLC5510 VHDL process control procedures procedures DAC0832 LCD control interfa
<yang> 在 2025-02-14 上传 | 大小：65kb | 下载：0

[VHDL编程] 53607892SRAM_2

说明：SRM程序，好东西啊。都看看吧-SRM program, a good thing ah. Ha ha ha, look at it
<yang> 在 2025-02-14 上传 | 大小：541kb | 下载：0

[VHDL编程] DC_ASSIGN

说明：counter clock vhdl file for useful to dc compilier
<ns> 在 2025-02-14 上传 | 大小：39kb | 下载：0

[VHDL编程] VerilogFPGAUSB

说明：用Verilog（FPGA）实现USB源代码大家-Using Verilog (FPGA) source code we look to achieve USB
<yang> 在 2025-02-14 上传 | 大小：150kb | 下载：0

[VHDL编程] async_uart

说明：用verilog写的串口接收发送通信程序，已经在cyclone EP1C12Q240C8调试通过-Serial receiver with verilog send written communication procedures, has been adopted in the cyclone EP1C12Q240C8 debugging
<莫少宁> 在 2025-02-14 上传 | 大小：2.27mb | 下载：0

[VHDL编程] DE2_70_CAMERA_v1.0.2

说明：應用程式verilog相關事件，參考文件-Verilog application related events, refer to documents ... etc.
<ke> 在 2025-02-14 上传 | 大小：1018kb | 下载：0

[VHDL编程] prathap

说明：a difficult technique compact programs in verilog-a difficult technique compact programs in verilog..
<ns> 在 2025-02-14 上传 | 大小：5.56mb | 下载：0

[VHDL编程] leapyear

说明：在Xilinx ISE软件下关于瑞年计数器的工程，可以判断某一年份是否为瑞年。包含代码及测试代码，已经通过编译，综合，仿真波形完全正确。-Under the Xilinx ISE software counters on the Swiss-year project, can determine whether a given year in Switzerland. Contains code and test code, has p
<何> 在 2025-02-14 上传 | 大小：141kb | 下载：0

[VHDL编程] 8adder

说明：本实验示例中的8 位二进制并行加法器即是由两个4 位二进制并行加法器级联而成 的图13-4 所示的逻辑电路是由两个并行进位4 位加法器级联而成的8 位二进制加法 器-This is simple adder of 8 by VHDL.
<shuxj> 在 2025-02-14 上传 | 大小：1kb | 下载：0

[VHDL编程] digital-frequency

说明：数字频率计 采用Verilog语言编写，分为8个模块，分别是计数器，门控，分频，寄存器，多路选择，动态位选择，BCD译码模块-Digital frequency meter using Verilog language, divided into eight modules, namely, the counter, gated, frequency, register, multiplexer, Dynamic Choice, B
<multidecoder> 在 2025-02-14 上传 | 大小：1.21mb | 下载：0

[VHDL编程] xiangweileijiaqi

说明：相位累加器，是数字频率合成器的重要组成部分。这是verilog代码。-Phase accumulator, digital frequency synthesizer is an important part. This is the verilog code.
<yanzhengkuaile> 在 2025-02-14 上传 | 大小：2kb | 下载：0

[VHDL编程] I2C

说明：I2C总线接口的Verilog源码文件和modelsimd的测试文件-Verilog source code of I2C bus interface and testbench code of modelsim.
<guobo> 在 2025-02-14 上传 | 大小：3kb | 下载：0