[VHDL编程] altpllpll

说明：用VHDL语言编写的锁相环源代码，可用于配置FPGA，在FPGA中实现ＰＬＬ功能。-VHDL language with PLL source code, can be used to configure the FPGA, PLL function is implemented in the FPGA.
<王羽翾> 在 2025-02-14 上传 | 大小：3kb | 下载：0

[VHDL编程] sdram

说明：用verilog语言编程实现的SDRAM模块，可用于配置在FPGA中-Verilog language programming with the SDRAM module, can be used to configure the FPGA,
<王羽翾> 在 2025-02-14 上传 | 大小：4kb | 下载：0

[VHDL编程] DATA

说明：８位输出端口模块，可用于配置在FPGA中，verilog语言编程实现-8-bit output port modules can be used to configure the FPGA in, verilog language programming
<王羽翾> 在 2025-02-14 上传 | 大小：1kb | 下载：0

[VHDL编程] ALU

说明：算术逻辑部件的verilog代码，它能够实现半加器、全加器、比较、按位与、按位或、按位异或、加一、减一的操作-Arithmetic logic unit of the verilog code, it can achieve half adder, full adder, compare, bitwise and, bitwise or, bitwise xor, plus one, minus one operation
<*飞> 在 2025-02-14 上传 | 大小：166kb | 下载：0

[VHDL编程] FPGACPLD_MSKmod_demod

说明：FPGACPLD的MSK调制解调的工程应用,要下的赶快-FPGACPLD the MSK modulation and demodulation of engineering applications, it is necessary to quickly Ha ha ha
<yang> 在 2025-02-14 上传 | 大小：344kb | 下载：0

[VHDL编程] kj

说明：FPGA环境下学习用verilog hdc编程，可快速入门 的ppt-FPGA environment for learning programming with verilog hdc, fast entry of ppt
<RUI> 在 2025-02-14 上传 | 大小：10.32mb | 下载：0

[VHDL编程] zyg

说明：用VHDL控制液晶显示。下面就发一个去年参加CPLD竞赛时编写的一个显示模块。当然，不具通用性，但其中的总控制台方法是原创的，我认为很好用。有空我会梳理出一个通用的流程图，以便广大网友交流学习。
<张云贵> 在 2025-02-14 上传 | 大小：2kb | 下载：0

[VHDL编程] Priority_Encoder

说明：Unlike a multiplexer that selects one individual data input line and then sends that data to a single output line or switch, an Encoder takes all the data inputs one at a time and converts them to a single encoded output
<VLSI> 在 2025-02-14 上传 | 大小：13kb | 下载：0

[VHDL编程] Encoder_Using_Assign_Statement

说明：Encoder Using Assign Statements: Unlike a multiplexer that selects one individual data input line and then sends that data to a single output line or switch, an Encoder takes all the data inputs one at a time and conve
<VLSI> 在 2025-02-14 上传 | 大小：10kb | 下载：0

[VHDL编程] electroniccodelockvhdl

说明：vhdl的电子密码锁This is based on the electronic code lock vhdl curriculum design code- the electronic code lock vhdl curriculum design code
<haodiangei> 在 2025-02-14 上传 | 大小：2kb | 下载：0

[VHDL编程] cpu_design

说明：包括很多种设计方案，其中复杂cpu满足乘除运算，同时设计中包含设计报告模板。-Including many kinds of designs, which cpu to meet the complex multiplication and division operation at the same time the design includes the design report templates.
<商客> 在 2025-02-14 上传 | 大小：41.65mb | 下载：0

[VHDL编程] vhdl_pgms2

说明：certain vhdl programs like addition, division, difference etc that can help beginers
<Sivraj P> 在 2025-02-14 上传 | 大小：4kb | 下载：0