[VHDL编程] uart

说明：it contains pdf file which has vhdl program of uart (universal asynchoronus receiver and transmitter). which very simple and easy to understand
<Amit> 在 2025-02-14 上传 | 大小：45kb | 下载：0

[VHDL编程] Beverage_machine_controller

说明：VHDL语言实现饮料机的控制，其中顶层电路模块中包含两种饮料控制电路，控制电路以递减计数器为基础。-VHDL language beverage machine control, including top-level circuit module includes two beverage control circuit, control circuit to decrease the counter basis.
<sdfsd> 在 2025-02-14 上传 | 大小：1kb | 下载：0

[VHDL编程] hdb3_codedecode

说明：用VERILOG实现的，hdb3编码器和解码器，经过前仿真和后仿真成功-Achieved with the VERILOG, hdb3 encoder and decoder, after a successful pre-simulation and post simulation
<Along> 在 2025-02-14 上传 | 大小：425kb | 下载：0

[VHDL编程] askcodec

说明：verilog实现ask编码器，仿真通过-ask encoder verilog implementation, simulation by
<Along> 在 2025-02-14 上传 | 大小：247kb | 下载：0

[VHDL编程] 85375524AGC

说明：Matlab agc 实现 用verilog 编写的的 供参考 AGC 电路增益-Matlab agc prepared to achieve the supply with verilog reference AGC circuit gain
<施祥同> 在 2025-02-14 上传 | 大小：5kb | 下载：0

[VHDL编程] uart_read_send

说明：uart自收发的vhdl实现,包括quartus工程文件及modelsim仿真工程文件(调试通过)-uart vhdl from the transceiver to achieve, including the quartus project file and modelsim simulation project file (debugged)
<binbin> 在 2025-02-14 上传 | 大小：408kb | 下载：0

[VHDL编程] LCD_DISPLAY

说明：lcd显示的VHDL实验,包括quartus工程文件及modelsim仿真文件-lcd display VHDL experiments, including the quartus project file and modelsim simulation file
<binbin> 在 2025-02-14 上传 | 大小：414kb | 下载：0

[VHDL编程] SRAM_Write_read

说明：SRAM读写的VHDL实验,通过对写入的数据与读出的数据进行比较,判断读写SRAM是否成功-SRAM read and write VHDL experiments on written data and read data to compare, to judge the success of SRAM read and write
<binbin> 在 2025-02-14 上传 | 大小：459kb | 下载：0

[VHDL编程] led8_595

说明：使用74595进行8段数码管控制，实现数据显示-Use 74595 for 8 digital control to achieve data
<zhangxinye> 在 2025-02-14 上传 | 大小：1kb | 下载：0

[VHDL编程] KeyDisplayUnit

说明：vhdl实现按键功能，包括消除按键抖动、长时间按键、按键识别等功能。-vhdl achieve key functions, including the elimination of key jitter, long key, key identification features.
<覃灵> 在 2025-02-14 上传 | 大小：1kb | 下载：0

[VHDL编程] add

说明：常用加法器代码，分三种计算方法，可供参考-Common adder code, sub-three calculation methods are available for reference
<zxl> 在 2025-02-14 上传 | 大小：2kb | 下载：0

[VHDL编程] jishuqi

说明：计数器，十进制计数器，完成计数的功能，满10进1-Counter, the decimal counter, the completion of counting functions, into a full 10
<逸远> 在 2025-02-14 上传 | 大小：1kb | 下载：0