资源列表
[VHDL编程] counterFastSlow
说明:完整vhdl计数器,多种功能。 stop/ en/ fast/ slow/-Complete vhdl counter, a variety of functions. stop/en/fast/slow /<wwwss> 在 2025-02-07 上传 | 大小:1.21mb | 下载:0
[VHDL编程] Verilog-Hdl_Circuit_Design
说明:Verilog-Hdl Circuit Design 电路设计-Verilog-Hdl Circuit Design<zhenglong> 在 2025-02-07 上传 | 大小:618kb | 下载:0
[VHDL编程] converter(D-B)
说明:用移位快速实现10进制转2进制,无需除法器-quick converter<ASIC/FPGA> 在 2025-02-07 上传 | 大小:1kb | 下载:0