[VHDL编程] ahb_system_generator_latest.tar

说明：this project relates ahb
<david> 在 2025-02-07 上传 | 大小：262kb | 下载：0

[VHDL编程] 4bitlock

说明：本文以在PFGA芯片中实现一个简单的可控正弦信号发生模块的设计为例，详细介绍DSP Builder的使用方法，从而有介绍一种另外PFGA—DSP算法的程序方法。-In this paper, in the PFGA chip to achieve a simple sinusoidal signal control module design as an example, detailing the use of DSP Builder
<李彦> 在 2025-02-07 上传 | 大小：15kb | 下载：0

[VHDL编程] VGA_Shell

说明：this the file that functioning the VGA controller ... and it is workable-this is the file that functioning the VGA controller ... and it is workable..
<clement> 在 2025-02-07 上传 | 大小：698kb | 下载：0

[VHDL编程] 1a_DesignOverview

说明：Basic acknowleage of System Verilog, an presentation from acellera. Basic acknowleage of System Verilog, an presentation from acellera. -Basic acknowleage of System Verilog, an presentation from acellera.Basic acknowleag
<原子> 在 2025-02-07 上传 | 大小：89kb | 下载：0

[VHDL编程] VHDLcoding

说明：本文件时VHDL的各种编写规范，有助于开发者在平时养成好的编码习惯-This document, the various write VHDL specification, helps developers to develop good coding habits in peacetime
<lxc> 在 2025-02-07 上传 | 大小：82kb | 下载：0

[VHDL编程] hdb3

说明：
<wxc> 在 2025-02-07 上传 | 大小：150kb | 下载：0

[VHDL编程] recover

说明：VHDL设计的HDB3的译码器，采用了四位移位寄存器来判断之前码元1/0，造成输出有5位时延。-VHDL design of HDB3 decoder, using four yards before the shift register to determine the yuan 1/0, resulting in output has five delay.
<wxc> 在 2025-02-07 上传 | 大小：129kb | 下载：0

[VHDL编程] TEST_I2C

说明：source is writed by verilog about I2C. it s not perpectly.^^
<jung> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] worka

说明：vhdl语言实现的16乘16的点阵显示设计代码，调试通过，可借鉴-VHDL language to achieve the 16 by 16 dot matrix display design code, debug is passed, can learn from-vhdl language implementation of the 16 by 16 dot matrix display design code, debug th
<王晨> 在 2025-02-07 上传 | 大小：3.35mb | 下载：0

[VHDL编程] usartverilogydm

说明：verilog hdl在FPGA设计中广泛应用，好的程序代码是学习verilog的好帮手-verilog hdl widely used in the FPGA design, a good code is a good helper to learn verilog
<翁志能> 在 2025-02-07 上传 | 大小：308kb | 下载：0

[VHDL编程] I2C_v

说明：对sdram的仿真程序，对sdram的仿真程对sdram的仿真程序序，-sdram
<dongxing> 在 2025-02-07 上传 | 大小：3.66mb | 下载：0

[VHDL编程] kzhdverilogyf

说明：国内关于verilog hdl书讲解比较浅，没深度，对于读者应该查看verilog hdl英文标准-Nations on the book to explain verilog hdl more shallow, lacking depth, for English readers should see the standard verilog hdl
<翁志能> 在 2025-02-07 上传 | 大小：292kb | 下载：0