[VHDL编程] cla16

说明：verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input [15:0] A_in // 輸入A input [15:0] B_in // 輸入B input carryin // 第一級進位 C0 -verilog code16-bit carry look-ahead a
<沙嗲> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] array_multiplier

说明：verilog code array_multiplier output [7:0] product input [3:0] wire_x input [3:0] wire_y -verilog codearray_multiplieroutput [7:0] product input [3:0] wire_x input [3:0] wire_y
<沙嗲> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] SRT

说明：verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient output [8:0]Remainder -verilog coderadix-2 SRT dividerinput [7:0] Dividend input [3:0] Divisor output [4:0]
<沙嗲> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] xulie

说明：FPGA或CPLD与DAC（DAC0800），产生一个序列检测器。-FPGA or CPLD with the DAC (DAC0800), produce a sequence detector.
<黄明> 在 2025-01-20 上传 | 大小：15kb | 下载：0

[VHDL编程] lock

说明：功能： 1、 密码输入：每按下一个键，要求在数码管上显示，并依次左移； 2、密码清除：清除密码输入，并将输入置为”0000”； 3、密码修改：将当前输入设为新的密码； 4、上锁和开锁。-Features: 1, enter the password: press a key for each request in the digital tube display, and turn left 2, password c
<谢柳> 在 2025-01-20 上传 | 大小：151kb | 下载：0

[VHDL编程] systemc_ex

说明：systemc源码， 入门级， 超好用！ systemc源码， 入门级， 超好用！ 易懂-SystemC source, entry-level,超好用! SystemC source, entry-level,超好用! Understand
<chenai> 在 2025-01-20 上传 | 大小：519kb | 下载：0

[VHDL编程] P8051

说明：This a FREE tool chain which compiles C codes into 8051 binary code, converts the binary to RTL ROM, and simulate in Modelsim. SDCC is the compiler. Example compilation: cd compile sdcc --iram-size 0x80 -
<zhao xin ke> 在 2025-01-20 上传 | 大小：7.73mb | 下载：0

[VHDL编程] ASYNCFIFOXPXMOD

说明：任意时钟配比的异步fifo.含有synplify ip库中的双端口ram。用于处理多时钟域问题。-Arbitrary ratio of asynchronous clock fifo. Containing synplify ip library of dual-port ram. Used to deal with the issue of multi-clock domain.
<xupeixin> 在 2025-01-20 上传 | 大小：5kb | 下载：0

[VHDL编程] vrilog

说明：包含交通灯实现等几个vrilog硬件编程的程序，基本均为老师亲自写的范本，供我们参考用的-Contains several traffic lights to achieve vrilog hardware programming procedures, teachers are personally write the basic template for our reference
<yangming> 在 2025-01-20 上传 | 大小：3kb | 下载：0

[VHDL编程] Verilog-book

说明：学习Verilog语言必备资料，包括语法总结 编写Verilog HDL 源代码的标准及设计流程-Verilog language learning essential information, including syntax summary of Verilog HDL source code for the preparation of standards and design process
<shaoyqo> 在 2025-01-20 上传 | 大小：3.66mb | 下载：1

[VHDL编程] Verilog_for_study

说明：Verilog黄金参考指南，硬件学习必备的知识！-Verilog Golden Reference Guide, hardware learning essential knowledge!
<way> 在 2025-01-20 上传 | 大小：458kb | 下载：0

[VHDL编程] verilog_language

说明：Verilog学习全部资料，学习的同志赶快收了-Verilog learning all the information, learning comrades as soon as possible upon receipt of a
<way> 在 2025-01-20 上传 | 大小：3.98mb | 下载：0