资源列表
[VHDL编程] FPGA_verilog_uart-
说明:基于 FPGA器件设计实现UART的波特率产生器、UART发送器和接收器及其整合电路,,利用Veriolog-HDL语言对这三个功能模块进行描述并加以整合,通过ModelSim仿真,用串口调试程序进行验证,最终实现一个通用异步收发器的设计。-UART baudrate generator, transmitter and receiver and its integrated circuit are implemented by FPG<孔春伟> 在 2025-01-20 上传 | 大小:3.02mb | 下载:1
[VHDL编程] demoss
说明:FPGA的代码verilog语言编写,包括LED与按键验证,数据选择器,编码器,译码器半加器,全加器,适合初学者,已经在板子调试成功,板子是 睿智IV开发板。-FPGA code verilog language, including LED and key authentication, data selection, encoder, decoder and a half adder, full adder, suitable fo<ruanguopqing> 在 2025-01-20 上传 | 大小:20.1mb | 下载:0
[VHDL编程] demos2
说明:FPGA的代码verilog语言编写,包括LED流水灯,蜂鸣器,数码管显示。适合初学者,已经在板子调试成功,板子是 睿智IV开发板。-FPGA code verilog language, including LED water lights, buzzers, digital display. Suitable for beginners, it has been successful commissioning of the boa<ruanguopqing> 在 2025-01-20 上传 | 大小:20.73mb | 下载:0
[VHDL编程] 15_tlc5620dac
说明:利用状态机实现对tlc5620dac控制,实验时按key1,可选择DAC的通道,数码管1显示,按key2,key3可 输入8位数/模转换值,由数码管3,4显示,按key4,选择输出电压模式,由数码管8显示,0表示1倍,1表示2倍,按key5,将当前数据发送到DAC模块启动一次DA转换,这时可以万用表测量输出,也可以与理论值做下比较。-When using state machine to control the tlc5620dac<洪趁> 在 2025-01-20 上传 | 大小:660kb | 下载:0
[VHDL编程] digital_tube
说明:基于FPGA Xilinx系列,代码调试数码管的应用,采用verilog进行编程实现-Based on the FPGA Xilinx series, the code debugging the application of digital tube, using verilog programming implementation<chenkun> 在 2025-01-20 上传 | 大小:1kb | 下载:0