[VHDL编程] S8_VGA

说明：VGA的verilog hdl 程序，完成显示长条状显示不同颜色-VGA s verilog hdl procedures, completion of a long strip show show different color
<许立宾> 在 2025-01-20 上传 | 大小：487kb | 下载：0

[VHDL编程] multiply

说明：Verilog hdl语言 常用乘法器设计，可使用modelsim进行仿真-Verilog hdl language commonly used multiplier design, can use the ModelSim simulation
<许立宾> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] add

说明：Verilog hdl语言 常用加法器设计，可使用modelsim进行仿真-Verilog hdl language commonly used adder design, can use the ModelSim simulation
<许立宾> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] GFmultiply

说明：Verilog hdl语言 伽罗华域GF（q）乘法器设计，可使用modelsim进行仿真-Language Verilog hdl Galois field GF (q) multiplier design, can use the ModelSim simulation
<许立宾> 在 2025-01-20 上传 | 大小：2kb | 下载：1

[VHDL编程] divide

说明：Verilog hdl语言的常用除法器设计，可使用modelsim进行仿真-Commonly used languages Verilog hdl divider design, can use the ModelSim simulation
<许立宾> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL-Cookbook

说明：全面详细介绍了VHDL，英文版，作者Peter.J.Ashenden-Full details of VHDL, the English version, the author Peter.J.Ashenden
<miyalu> 在 2025-01-20 上传 | 大小：232kb | 下载：0

[VHDL编程] VHDL

说明：VHDl在FPGA上实现浮点运算，给初学者使用-VHDL in FPGA to achieve floating-point operations for beginners
<司马大方> 在 2025-01-20 上传 | 大小：142kb | 下载：0

[VHDL编程] TIMER

说明：数字钟 六位数码管显示，有清零端，采用分层设计方式编写-6 digital tube digital clock showed that zero-side, using hierarchical design approach to the preparation of
<SKY> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] DM642

说明：和众达DM642EVM上FPGA内的程序！-And public DM642EVM Tatsu procedures on FPGA!
<> 在 2025-01-20 上传 | 大小：33kb | 下载：0

[VHDL编程] VHDLplj

说明：(1)设计4位十进制频率计测量范围: 1Hz～9999Hz (2）测量的数值通过4个数码管显示 (3）频率超过9999Hz时，溢出指示灯亮，可以作为扩大测量范围的接口-(1) the design of four decimal frequency measuring range: 1Hz ~ 9999Hz (2) measurement values through four digital tube display (3)
<name> 在 2025-01-20 上传 | 大小：6kb | 下载：1

[VHDL编程] accumulator

说明：实现累加器的verilog源码，广泛应用在通信电路设计中-The realization of accumulator Verilog source, widely used in communication circuit design
<文明> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] PWM

说明：使用VERILOG 语言产生PWM波。只需要使用处理器或内核直接配置相应的寄存器就可以输出PWM波。-VERILOG language use PWM wave generated. Only need to use the processor or core directly corresponding configuration register can output PWM wave.
<望习才> 在 2025-01-20 上传 | 大小：2kb | 下载：0