[VHDL编程] RS232_pro

说明：RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通-RS232 verilog coding the entire parametric design can set the baud rate clock frequency of FPGA to achieve complete transfer pass
<dinsh> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] clock

说明：时钟的vhdl实现，具有打铃等功能，是一个很好的实现，我们做电子竞赛的源代码-VHDL clock to achieve a play-ling and other functions, is a good realization, we have the source code of the electronic competition
<王培新> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] display

说明：vhdl实现的显示模块的源代码，是电子竞赛的必备源码-VHDL realization of the display module s source code, is an essential source of electronic competition
<王培新> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] ring

说明：用于打铃系统的vhdl实现的源码，是一个很好的教学代码！-Bell system for playing the realization of VHDL source code, is a very good teaching code!
<王培新> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] mp3_decoder

说明：MP3解码的VHDL实现，包括霍夫曼解码等-VHDL realization of MP3 decoding, including Huffman decoding
<asa> 在 2025-01-20 上传 | 大小：33kb | 下载：1

[VHDL编程] dzq

说明：利用数控分频器设计硬件电子琴.硬件电子琴电路模块设计-Use hardware organ NC divider design. Hardware electric circuit module design
<asd> 在 2025-01-20 上传 | 大小：665kb | 下载：0

[VHDL编程] vhdl

说明：要求用VHDL语言设计7人表决器和系列检测器，检测“1111111101111110”-VHDL language design requires a vote 7 and Series detector 1111111101111110
<asd> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] display_control

说明：一个LCD控制器的verilog源代码，可以方便的控制TFT LCD！-An LCD controller Verilog source code, can easily control TFT LCD!
<shi> 在 2025-01-20 上传 | 大小：2kb | 下载：0

[VHDL编程] timer

说明：能够实现小时（24进制）、分钟和秒钟（60进制）的计数功能 具有复位功能 功能扩展：具有整点报时提示、定时闹钟等功能 -To achieve an hour (24 hexadecimal), minutes and seconds (60 hexadecimal) count function function reset function expansion: with the whole point timekeepi
<doraemon> 在 2025-01-20 上传 | 大小：648kb | 下载：0

[VHDL编程] AUTOLED

说明：共6个尾灯，汽车正常行驶时，6个灯全灭； 左转时，左边3个灯从右到左依次亮灭； 右转时，右边3个灯从左到右依次亮灭； 刹车时，车灯全亮；故障时，全部闪烁。 在软件工具平台上，进行VHDL语言的各模块编程输入、编译实现和仿真验证。 -A total of six taillights, car normal driving, the six light body turn left when the left 3 l
<doraemon> 在 2025-01-20 上传 | 大小：258kb | 下载：0

[VHDL编程] forVerilog_HDLbeginner

说明：很好的入门级verilog教程。 有很多实例，可供参考。-Very good entry-level Verilog Tutorial. There are many examples for reference.
<王琳> 在 2025-01-20 上传 | 大小：253kb | 下载：0

[VHDL编程] liftvhdl

说明：四层电梯vhdl 1、 每层电梯的入口处设有上下请求开关，电梯内设有乘客到达层次的停站请求开关。 2、 设有电梯所处位置指示装置及电梯运行模式（上升或下降）指示装置。 3、 电梯每秒升降一层。 4、 电梯到达有停站请求的楼层后，经过1s电梯打开，开门只是灯亮，开门4s后，电梯门关闭（关门指示灯灭），电梯继续运行，直至执行完请求信号后停在当前楼层。 5、 能记忆电梯内外的
<林姗> 在 2025-01-20 上传 | 大小：9kb | 下载：0