文件名称:24_Timer
介绍说明－－下载内容均来自于网络，请自行研究使用
使用Verilog编写的24位定时器，具有apb 总线接口，可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)
(系统自动生成,下载前可以参看下载内容)
下载文件列表
| 文件名 | 大小 | 更新时间 |
|---|---|---|
| 24_Timer\Timer24.v | 2203 | 2019-03-26 |
| 24_Timer\Timer24_tb.v | 2154 | 2019-03-25 |
| 24_Timer | 0 | 2019-04-01 |