[VHDL编程] i2s

说明：用Verilog实现的i2s功能，支持24bit的左右声道 接收和发送。左对齐，延迟1拍。(I2S module, Verilog I2S, up to 24-Bit Data Data Valid on Rising Edge of SCLK)
<zlh840 > 在 2025-01-08 上传 | 大小：8kb | 下载：1

[VHDL编程] ram

说明：简单的ram程序，实现提取数据，希望对大家有所帮助，提升FPGA编程能力(Simple ram program, the realization of data extraction, hope to help you, improve the ability of FPGA programming)
<刘能 > 在 2025-01-08 上传 | 大小：4.11mb | 下载：0

[VHDL编程] VHDL verilog教程

说明：多种教程包含VHDL以及verilog 收集好久(A variety of tutorials include VHDL and Verilog)
<yu我所欲 > 在 2025-01-08 上传 | 大小：28.23mb | 下载：0

[VHDL编程] UAET_323_to_flow_led

说明：VHDL 实现串口收发并点亮流水灯，仿真成功(VHDL realizes serial port transceiver and lighting water lamp)
<yu我所欲 > 在 2025-01-08 上传 | 大小：772kb | 下载：0

[VHDL编程] fir

说明：fir滤波器源代码及测试程序,有限脉冲滤波器的源程序及测试程序 ,已经通过仿真了(Filter source code and test procedures,Finite pulse filter source and test procedures, has been through the simulation)
<王大發 > 在 2025-01-08 上传 | 大小：137kb | 下载：0

[VHDL编程] FIR_filter_stereotype

说明：第二类有限冲击响应滤波器60阶常系数verilog(The second type of finite impulse response filter, 60 order,coefficient verilog)
<lzhs2010 > 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] ijaerv12n19_122

说明：This work presents the principle of the command MPPT. The most used control techniques in the MPPT control are reviewed and studied, such as: observation and disturbance (O & P) and incrementation of conductance
<Zimozine > 在 2025-01-08 上传 | 大小：730kb | 下载：0

[VHDL编程] mj10

说明：实现门禁系统，可以做网店实战的项目，对接数据库，不过里面没有数据库想对应的测试数据(The implementation of the entrance guard system, can do online shop actual projects, docking database, but there is no database to corresponding test data in it.)
<qqb > 在 2025-01-08 上传 | 大小：20.46mb | 下载：0

[VHDL编程] SNAKE

说明：基本的verilog贪吃蛇项目（微机原理课程设计）(The basic Verilog snake program (Microcomputer Principle Course Design))
<某WAP > 在 2025-01-08 上传 | 大小：1.21mb | 下载：0

[VHDL编程] cy7c443

说明：存储器仿真模型，建立testBench，可对cyc443存储器进行功能仿真。(TestBench memory, can establish simulation model, function simulation of cyc443 memory.)
<cmic589 > 在 2025-01-08 上传 | 大小：4kb | 下载：0

[VHDL编程] and_gate

说明：ALU设计与开发，四位的，简单可仿真，内部里面有text班车(ALU design and development, four bit, simple and emulation)
<当当房东 > 在 2025-01-08 上传 | 大小：1.56mb | 下载：0

[VHDL编程] 信号分析与处理——MATLAB语.part1

说明：① Verilog的抽象级别 ② Verilog的模块化设计 ③ 如何给端口选择正确的数据类型 ④ Verilog语言中latch的产生 ⑤ 组合逻辑反馈环 ⑥ 阻塞赋值与非阻塞赋值的不同 ⑦ FPGA的灵魂状态机 ⑧ 代码风格的重要性((1) the abstract level of Verilog The modular design of Verilog How to select
<mmelody > 在 2025-01-08 上传 | 大小：1.39mb | 下载：0