[VHDL编程] spi_sign_tap2

说明：实现了SPI主设备的功能 CPOL=1 CPHA=1,同时包含了PRBS9的数据生成模块，也可以切换为发送固定的数(SPI MASTER CPOL=1 CPHA=1)
<FPGA创业者 > 在 2024-11-13 上传 | 大小：7.09mb | 下载：0

[VHDL编程] VESA Timing

说明：VESA CVT视频参数计算器，输入分辨率和刷新率即可得到需要参数。(VGA Timing Calculator)
<fpgamaster > 在 2024-11-13 上传 | 大小：29kb | 下载：0

[VHDL编程] sata_opencore_rtl

说明：SATA控制器代码，来自opencore(code for SATA controller, from opencore)
<flyup1028 > 在 2024-11-13 上传 | 大小：39kb | 下载：0

[VHDL编程] ex22

说明：一种用verilog在fpga上实现VGA显示驱动的方法(the vga display method of fpga with verilog.)
<vinsonwu > 在 2024-11-13 上传 | 大小：1.79mb | 下载：0

[VHDL编程] music

说明：implement a musis player
<long2234 > 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] ve_lab

说明：verilog语言实现智能交通灯控制系统，除现有交通灯系统基本功能以外，还包括未来交通可能出现的一些需要智能控制的情况进行自定义规则（比如检测车流量来控制交通灯持续时间，高峰期主干道绿灯时间将加倍等规则）(The project was completed by myself about two months ago. I think it will be useful for traffic control system.But th
<沈浩 > 在 2024-11-13 上传 | 大小：2.55mb | 下载：0

[VHDL编程] baduanshumaguan

说明：用VHDL语言设计并实现一电路，其功能是8个数码管分别显示数字0－7。首先是数码管0显示0，其他数码管不显示；然后是数码管1显示1，其他数码管不显示；依此类推，数码管7显示完后再显示数码管0，这样循环下去。（提示：数字0－7的循环可以使用8进制计数器对1Hz的时钟信号进行计数得到，计数器的输出送到BCD到七段数码管的译码器，由其驱动数码管显示相应的数字。）(Using VHDL language to design and implem
<一个人丶 > 在 2024-11-13 上传 | 大小：108kb | 下载：0

[VHDL编程] DDR3

说明：spartan6 里使用DDR3IP核，有教程以及源码(spartan6 with ddr3,source and tutorial)
<时光隐匿 > 在 2024-11-13 上传 | 大小：27.74mb | 下载：0

[VHDL编程] CH04-KEA128-Light

说明：使小灯亮,并且调节寄存器，使小灯闪烁，以不同的时间间隔(Make the small light on, and adjust the register, make the small light flashing, at different time intervals)
<刘德华真帅 > 在 2024-11-13 上传 | 大小：73kb | 下载：0

[VHDL编程] PLX_PlxCm_Dos_v2_90_2017-03-14

说明：PLX PCIe switches tool for DOS
<lukier > 在 2024-11-13 上传 | 大小：119kb | 下载：0

[VHDL编程] FPGA_EP4C

说明：Scematic and Verilog Examples for generic Cyclone iV board.
<thailera > 在 2024-11-13 上传 | 大小：8.74mb | 下载：0

[VHDL编程] CIC-filter-master

说明：Code Verilog CIC Filter FPGA
<MrGio > 在 2024-11-13 上传 | 大小：631kb | 下载：0