[VHDL编程] SystemVerilog断言及其应用

说明：该书用来阐述如何使用断言，以及断言的语法和示例(The book is devoted to the use of assertions, as well as to the syntax and examples of assertions)
<jila0512 > 在 2024-11-10 上传 | 大小：203kb | 下载：0

[VHDL编程] datasheet

说明：可测试EMIF接口，包含读写两种时序,1394协议，LM75A(EMIF interface can be tested, including reading and writing two timing)
<王宏1987 > 在 2024-11-10 上传 | 大小：5.19mb | 下载：0

[VHDL编程] BreastCancer (1)

说明：breast Cancer Classification
<Devillers > 在 2024-11-10 上传 | 大小：19.33mb | 下载：0

[VHDL编程] spartan6_ibis

说明：Xilinx Spartan-6 FPGA 信号完整性 分析仿真模型(Xilinx, Spartan-6, FPGA signal integrity Analytical simulation model)
<希望田野 > 在 2024-11-10 上传 | 大小：7.24mb | 下载：0

[VHDL编程] spi_MasterSlaver

说明：实现3种模式SPI主从模块功能设计，数据位宽8bit，最大SPI时钟频率支持112MHz，采用FSM设计实现。经本人亲测可用，使用于Spartan6——45T系列芯片；(To achieve three modes SPI master and slave module function design, data bit width 8bit, the maximum SPI clock frequency support 112MHz
<唛侬 > 在 2024-11-10 上传 | 大小：2kb | 下载：0

[VHDL编程] ddr_sdram

说明：包含ddr_sdr_conf_pkg.vhd，reset.vhd，ddr_dcm.vhd，user_if.vhd，ddr_sdram.vhd，Mt46v16m16.vhd以及仿真TB文件；设计采用Virtex ii系列芯片，DDR_SDRAM型号为Mt46v16m16，可用于进行DDR控制的初步学习使用；通过细致了解并进行逻辑控制，可深入理解DDR芯片内部构造； 支持133MHz系统时钟频率，突发长度为2，可进行读、写、NOP、激活、
<唛侬 > 在 2024-11-10 上传 | 大小：20kb | 下载：0

[VHDL编程] VHDL数字电路设计教程

说明：FPGA经典教程，vhdl经典教程，从入门到精通(FPGA classic tutorial, VHDL classic tutorial, from entry to the master)
<南望书生 > 在 2024-11-10 上传 | 大小：27.68mb | 下载：0

[VHDL编程] 夏宇闻数字逻辑设计

说明：夏文宇经典FPGA教程，手把手教你学会FPGA(Xia Wenyu classic FPGA tutorial, hand taught you to learn FPGA)
<南望书生 > 在 2024-11-10 上传 | 大小：1.57mb | 下载：0

[VHDL编程] Desktop

说明：I2C,测试代码，经过验证调试与，这个测试代码发现是可用的(I2C, test code, verified debugging and, this test code discovery is available)
<宇宇00 > 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] prj_ex_2

说明：锁存器的写法仿真和方法，经过具体的仿真和优化，发现代码完全可用(The method and simulation of the locking device are simulated and optimized, and the code is found to be fully available)
<宇宇00 > 在 2024-11-10 上传 | 大小：2.66mb | 下载：0

[VHDL编程] prj_ex_1

说明：基本工程写法仿真和方法，经过具体的仿真和优化，发现代码完全可用(The method and simulation of the locking device are simulated and optimized, and the code is found to be fully available)
<宇宇00 > 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] prj_ex_3

说明：状态机基本工程写法仿真和方法，经过具体的仿真和优化，发现代码完全可用(State machine basic engineering writing simulation and method, after specific simulation and optimization, find out the code is completely available)
<宇宇00 > 在 2024-11-10 上传 | 大小：4.07mb | 下载：0