[VHDL编程] qiufouying

说明：Various resource allocation algorithm, Code, there are very complete notes and explanations The Chinese have a comment, understand it.
<lunnanghiupei > 在 2024-11-11 上传 | 大小：8kb | 下载：0

[VHDL编程] tcpjs

说明：LCMV optimization design array signal processing, Gabor wavelet transform and PCA face recognition code, Fractal dimension calculation algorithm matlab code blankets.
<pengensui > 在 2024-11-11 上传 | 大小：7kb | 下载：0

[VHDL编程] megan_fox

说明：kszzwezrgf wdgasgd wuegfgsgf wuwugdsd
<12345homrun > 在 2024-11-11 上传 | 大小：12kb | 下载：0

[VHDL编程] VGA

说明：基于FPGA的VGA实验测试及各种代码，希望能对大家有帮助！(FPGA based VGA experimental testing and a variety of code, in the hope that we can help!)
<乌有先生 > 在 2024-11-11 上传 | 大小：6.54mb | 下载：0

[VHDL编程] chuankou

说明：此文件是一个串口verilog程序，一次传输一个字节，使用quartus编写(This is a program that is written in Verilog language ,It is a Serial program ,You can transfer and return a byte data.)
<wangshuo9242 > 在 2024-11-11 上传 | 大小：7kb | 下载：0

[VHDL编程] pulse

说明：这是一个方波程序，在quartus平台编写，可以通过设置参数生成方波信号。(This is a square wave program, written in the quartus platform, you can generate square wave signals by setting parameters.)
<wangshuo9242 > 在 2024-11-11 上传 | 大小：3.02mb | 下载：0

[VHDL编程] 4_led_test

说明：关于FPGA的基于EP4CE6的流水灯程序(The Water lamp program of FPGA)
<端儿 > 在 2024-11-11 上传 | 大小：5.19mb | 下载：0

[VHDL编程] E3_1

说明：测试有符号和无符号二进制数相加结果对比，并对结果进行sim仿真(Test, signed and unsigned binary number addition, result comparison)
<勇敢的我 > 在 2024-11-11 上传 | 大小：58kb | 下载：0

[VHDL编程] E4_6_FirIpCore

说明：对软件自带的fir 核进行相关配置，仿真测试其功能，同时完成相关滤波作用，观察其输出波形(The configuration of the fir kernel is simulated, the function is tested, the function of correlation filtering is observed, and the output waveform is observed.)
<勇敢的我 > 在 2024-11-11 上传 | 大小：1.14mb | 下载：0

[VHDL编程] E4_7_IIRCas

说明：完成iir滤波器的相关设计，同时利用数据测试该模块的正确性，对其进行仿真，观察其波形。(Complete the design of IIR filter, and use the data to test the correctness of the module, to simulate it and observe its waveform.)
<勇敢的我 > 在 2024-11-11 上传 | 大小：755kb | 下载：1

[VHDL编程] 用vhdl写实用96例子

说明：用vhdl写实用96例子, 有RAM，PID 等(Using VHDL to write practical examples of 96, there are RAM, PID and so on)
<朱朱8 > 在 2024-11-11 上传 | 大小：16.36mb | 下载：0

[VHDL编程] 不用IP核设计乘法器

说明：VerilogHDL语言实现 不用IP核设计乘法器。(VerilogHDL language, do not use IP core design multiplier.)
<朱朱8 > 在 2024-11-11 上传 | 大小：396kb | 下载：0