资源列表

« 1 2 ... .31 .32 .33 .34 .35 4136.37 .38 .39 .40 .41 ... 4311 »

[VHDL编程Sintab_Altera

说明:
<helei_zju> 在 2024-11-10 上传 | 大小:492kb | 下载:0

[VHDL编程FFTBasedOnFPGALanguage

说明:此程序用通过PFGA用VHDL语言实现了傅立叶变换,希望对大家有用
<周健> 在 2024-11-10 上传 | 大小:601kb | 下载:0

[VHDL编程ad_7266_32_v1_00_a

说明:AD7266的Verilog驱动程序,已仿真通过,可直接在EDK下使用.
<刘庆强> 在 2024-11-10 上传 | 大小:385kb | 下载:0

[VHDL编程DivArrUns

说明:用VHDL实现的除法器,非常好使,仿真通过了-Using VHDL realize the divider, so very, simulation adopted
<初德进> 在 2024-11-10 上传 | 大小:3kb | 下载:0

[VHDL编程c54x

说明:c54x的VeriLog程序代码 也是opencoreip-C54x is the Verilog code opencoreip
<陈勇> 在 2024-11-10 上传 | 大小:19kb | 下载:0

[VHDL编程ARM_Core

说明:这是一个基本的ARM7_Core 有基本功能 但不是太完善-This is a basic ARM7_Core has the basic functions, but not too perfect
<陈勇> 在 2024-11-10 上传 | 大小:70kb | 下载:0

[VHDL编程AVR_Core

说明:一个FPGA的AVR_Core 仅供测试~-AVR_Core an FPGA-only test ~
<陈勇> 在 2024-11-10 上传 | 大小:69kb | 下载:0

[VHDL编程Key7.1SP1(b178)

说明:Qutuas II v7.1的key_gen 对sp1无效 这就是个v7.1 sp1的key_gen -Key_gen the Qutuas II v7.1 for sp1 invalid This is the v7.1 sp1 months key_gen
<陈勇> 在 2024-11-10 上传 | 大小:41kb | 下载:0

[VHDL编程Verilog_rule

说明:EDA-Verilog 编码原则,初学者必看!-EDA-Verilog coding principles, beginners must-see!
<威威> 在 2024-11-10 上传 | 大小:85kb | 下载:0

[VHDL编程24bitdisplay

说明:一个VEILOG HDL程序,可以直接应用,-A VEILOG HDL procedures, can be applied directly,
<张金辉> 在 2024-11-10 上传 | 大小:102kb | 下载:0

[VHDL编程gvhdl

说明:初学VHDL有用的,了解后对复杂设计有很大帮助.-VHDL beginner useful understanding of the complexity of the design has been inspired by them.
<啊键> 在 2024-11-10 上传 | 大小:30kb | 下载:0

[VHDL编程phase

说明:实现两路数字信号的鉴相功能,最后通过静态LED显示出来,该程序通过硬件的测试-Realize two-way digital signal phase function, and finally through a static LED display, the program through the hardware test
<数字鉴相> 在 2024-11-10 上传 | 大小:1kb | 下载:0
« 1 2 ... .31 .32 .33 .34 .35 4136.37 .38 .39 .40 .41 ... 4311 »

源码中国 www.ymcn.org