资源列表
[VHDL编程] FPGA读写SDRAM的实例
说明:FPGA对SDRAM进行读写测试程序,亲测有效无误。(FPGA reads and writes test programs for SDRAM.)<蠢月月 > 在 2024-11-10 上传 | 大小:19mb | 下载:0
[VHDL编程] LCD
说明:LCD1602驱动 verilog编写 下载到deii板子(LCD1602 Verilog FPGA DEII)<cadetblues > 在 2024-11-10 上传 | 大小:966kb | 下载:0
[VHDL编程] lab1
说明:用半加器搭建全加器 使用Verilog语言(Using a half adder to build a full adder, using the Verilog language)<cadetblues > 在 2024-11-10 上传 | 大小:274kb | 下载:0
[VHDL编程] lab2
说明:算数逻辑运算单元 使用verilog编写(Arithmetic logical arithmetic units are written in Verilog)<cadetblues > 在 2024-11-10 上传 | 大小:319kb | 下载:0
[VHDL编程] lab3
说明:booth算法移位乘 使用verilog(Booth algorithm shift multiply Verilog)<cadetblues > 在 2024-11-10 上传 | 大小:27kb | 下载:0
[VHDL编程] fsm
说明:有限状态机fsm 二段式编写 verilog(Finite state machine, FSM, two sections, verilog)<cadetblues > 在 2024-11-10 上传 | 大小:24kb | 下载:0
[VHDL编程] 8116
说明:LCMV optimization design array signal processing, Very suitable for the study using computer vision, Using high-order cumulants of MPSK signal modulation recognition.<pouliutangsai > 在 2024-11-10 上传 | 大小:7kb | 下载:0
[VHDL编程] hdl-2014_r2.tar
说明:AD9361 IP 核,Linux版本,Vivado2014.2(AD9361 IP core, used on Linux, Vivado2014.2.)<小陈3 > 在 2024-11-10 上传 | 大小:779kb | 下载:0
[VHDL编程] hdl-2014_r2
说明:AD9361 IP核,Windows版本,Vivado2014.2(AD9361 IP core, used on Windows, Vivado2014.2)<小陈3 > 在 2024-11-10 上传 | 大小:1.28mb | 下载:0
[VHDL编程] hdl-2015_r2.tar
说明:AD9361 IP核,Linux版本,Vivado2015.2(AD9361 IP core, used on Linux, Vivado2015.2)<小陈3 > 在 2024-11-10 上传 | 大小:754kb | 下载:0
[VHDL编程] hdl-2015_r2
说明:AD9361 IP核,Windows版本,Vivado2015.2(AD9361 IP core, used on Windows, Vivado2015.2)<小陈3 > 在 2024-11-10 上传 | 大小:1.33mb | 下载:0
[VHDL编程] hdl-2016_r2.tar
说明:AD9361 IP核,Linux版本,Vivado2016.2(AD9361 IP core, used on Linux, Vivado2015.2)<小陈3 > 在 2024-11-10 上传 | 大小:911kb | 下载:0