[VHDL编程] diantikongzhi

说明：用VHDL实现的电梯控制系统，仿真结果，实验总结已包含在文档中-The VHDL implementation of the elevator control system, simulation results, experimental summary has been included in the document
<张雨> 在 2025-01-16 上传 | 大小：118kb | 下载：0

[VHDL编程] kekongmaichongfashengqi

说明：实现各种脉冲的发生，仿真结果包含在文档中-To achieve a variety of pulse generation, simulation results included in the document
<张雨> 在 2025-01-16 上传 | 大小：232kb | 下载：0

[VHDL编程] 771VHDL

说明：VHDL学习的好的资料，内容全面，学习必备书籍-VHDL learning good information, comprehensive content, learning essential books
<gao> 在 2025-01-16 上传 | 大小：6.41mb | 下载：0

[VHDL编程] FLASH_

说明：flash的读写控制最终判断读写是否一致可用LED显示，构建基本模块-flash read and write control of the final judgment is consistent read LED display is available to build the basic module
<wang> 在 2025-01-16 上传 | 大小：2.23mb | 下载：0

[VHDL编程] source_code

说明：应用于可见光中的OOK调制，传1的时候传送一个周期正弦波，发0的时候传送1- Applied to the visible light in the OOK modulation, the transmission of a period of 1 times a sine wave, 0 of the time to send 1
<蒙> 在 2025-01-16 上传 | 大小：8kb | 下载：0

[VHDL编程] 60

说明：利用实验板实现模六十计数，即00—01—02—03—04—…59—00—01…，并在Basys2实验板的AN1~AN0与（LD7~LD0）上显示-Experimental plate to achieve mode 60 counts, namely 00-01-02-03-04- ... 59-00-01 ... AN1 ~ AN0 Basys2 experiment board with
<zcwl> 在 2025-01-16 上传 | 大小：284kb | 下载：0

[VHDL编程] counter60

说明：基于FPGA的模60计数器，实现0-59计数，四个数码管后两个显示十位和个位，拨盘按钮P11为复位键。-FPGA-based mold 60 counters to achieve 0-59 counts, two of the four digital tube display after ten and a bit, dial button P11 for the reset button.
<zcwl> 在 2025-01-16 上传 | 大小：170kb | 下载：0

[VHDL编程] memoria

说明：this file contain a simple example of a memory eeprom using vhdl
<paco> 在 2025-01-16 上传 | 大小：2.72mb | 下载：0

[VHDL编程] shuzijishiqi

说明：基于VHDL的数字计时器，手动可控正计时和倒计时(含复位键和使能键)-VHDL-based digital timer and countdown timer being controlled manually (with the reset button and enable key)
<王润东> 在 2025-01-16 上传 | 大小：1.04mb | 下载：0

[VHDL编程] mealy_0011_detector

说明：Key detector a given bit stream-Key detector a given bit stream
<Toi> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] AWGN_VerilogDesign-master

说明：加性高斯白噪声生成的VERILOG实现，包含所有的testbench文件。可直接使用-Additive white gaussian noise generated VERILOG realized, including all testbench files. Can be used directly
<冰城杨松大马首> 在 2025-01-16 上传 | 大小：866kb | 下载：0

[VHDL编程] c3_fm_tx

说明：使用CycloneIII FPGA实现纯数字FM发射机，播放WAVE格式的文件，通过FPGA数字调频，从IO发射出去-Use CycloneIII FPGA to achieve a digital FM transmitter, play WAVE format file, Digital FM modulation, transmitted by FPGA IO
<Eddie> 在 2025-01-16 上传 | 大小：1.9mb | 下载：0