资源列表
[VHDL编程] up_counter_8
说明:Code for 8bit up counter in Verilog<zsan> 在 2024-11-14 上传 | 大小:42kb | 下载:0
[VHDL编程] Rising_edge_detect
说明:Rise edge detect code in Verilog<zsan> 在 2024-11-14 上传 | 大小:115kb | 下载:0
[VHDL编程] decoder_38
说明:FPGA实验,基于VHDL语言的一个38译码器,实测效果非常好,请各位多多指教-FPGA experiment, based on the VHDL language a decoder 38, actual effect is very good, please advice<张鹏飞> 在 2024-11-14 上传 | 大小:113kb | 下载:0
[VHDL编程] bresenham_algorithm
说明:This a project which contains a verilog code for Bresenham algorithm for linear interpolation, the code is tested using isim simulator.<shahbaaz> 在 2024-11-14 上传 | 大小:11.04mb | 下载:0
[VHDL编程] spi_verilog
说明:spi通信协议的设计参考,对于初学者可以以此为参考进行设计,代码可在仿真软件中验证(modelsim、VCS等)。-Spi communication protocol design reference for beginners can be used as a reference design, the code can be verified in the simulation software (modelsim, VCS, e<bobby> 在 2024-11-14 上传 | 大小:8kb | 下载:0