[VHDL编程] viterbi

说明：(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过-(2,1,9) convolutional codec, decoding part decoding algorithm used Vitebi design using Verilog HDL language simulation in ModelSim platform through
<rxl> 在 2024-11-20 上传 | 大小：10kb | 下载：0

[VHDL编程] uart(Verilog)

说明：uart异步串口通信协议的源代码，用vhdl语言编写，并且有完整得测试文件-UART asynchronous serial communication protocol source code, using VHDL language, and may have a complete test file
<阿军> 在 2024-11-20 上传 | 大小：10kb | 下载：0

[VHDL编程] kpjsj

说明：次源码实现一个扩频接收机系统，用VHDL语言编写，并且有完整得测试程序-Second source to achieve a spread spectrum receiver system, using VHDL language, and have a complete test procedure was
<阿军> 在 2024-11-20 上传 | 大小：347kb | 下载：0

[VHDL编程] yibufifo

说明：详细说明异步fifo的设计 格雷码在地址的编码中的作用，及满空标志的产生-Detailed design of asynchronous fifo Gray code in the address of the code in effect and the emergence of Man flag
<刘留> 在 2024-11-20 上传 | 大小：233kb | 下载：0

[VHDL编程] i2c.tar

说明：I2C verilog 源代码 非常好的代码，大家可以-I2C verilog source code for a very good code, we can
<daichen> 在 2024-11-20 上传 | 大小：679kb | 下载：0

[VHDL编程] dds_bate4[1].1

说明：在quartus软件下用VHDL语言实现DDS，可产生正弦，余弦，方波，三角波以及锯齿波。-In the Quartus software using VHDL language realize DDS, can generate sine, cosine, square, triangle and sawtooth waves.
<崔浩然> 在 2024-11-20 上传 | 大小：2.88mb | 下载：0

[VHDL编程] an

说明：网卡的IP核，下载即可用，解压到指定目录下就可以了，参照里面的read me.-NIC
<王鹏> 在 2024-11-20 上传 | 大小：107kb | 下载：0

[VHDL编程] ISP

说明：ISP的IP核，下载即可用，解压到指定目录下就可以了，参照里面的read me.-ISP of the IP core, can be used to download, unzip to the specified directory can be a light inside the read me.
<王鹏> 在 2024-11-20 上传 | 大小：4kb | 下载：0

[VHDL编程] VGA

说明：VGA的IP核，下载即可用，解压到指定目录下就可以了，参照里面的read me.-VGA
<王鹏> 在 2024-11-20 上传 | 大小：23kb | 下载：0

[VHDL编程] passlock

说明：基于FPGA的电子密码锁的设计，内有Verilog HDL源码和各仿真图像-FPGA-based design of electronic locks, which have Verilog HDL source code and the simulation image
<> 在 2024-11-20 上传 | 大小：520kb | 下载：0

[VHDL编程] multifunction_digital_clock_based_on_fpga

说明：基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等-FPGA-based multi-functional Digital Clock Design and Implementation of typhoons and rainstorms are detailed Verilog HDL source code, its functions
<> 在 2024-11-20 上传 | 大小：3.14mb | 下载：0

[VHDL编程] magnetic_stepping_motor_control_system

说明：步进电机位置系统 步进电机位置系统block symbol file 步进电机位置系统的Verilog HDL程序设计 已编译通过-Stepper motor stepper motor position location system system block symbol file location stepper motor system Verilog HDL program design has been comp
<> 在 2024-11-20 上传 | 大小：1.41mb | 下载：0