[VHDL编程] VerilogHDL_training

说明：verilog基础练习，介绍怎样编写测试文件和仿真-Verilog based on exercises, how to introduce the preparation of test documentation and simulation
<flyer> 在 2024-11-20 上传 | 大小：77kb | 下载：0

[VHDL编程] smallkeybaord

说明：用verilog写的4*4小键盘按键检测程序。本工程已经编译好。可以直接在Atera DE1 Fpga开发板上运行-Written using Verilog 4* 4 keypad keys detection procedures. The project has been compiled. Directly in the development of Atera DE1 Fpga board run
<王乔> 在 2024-11-20 上传 | 大小：1.52mb | 下载：0

[VHDL编程] altera_up_avalon_ps2

说明：花了半个月才改好的Atera DE1/DE2 ps2 IP 驱动核。放在FPGA工程目录下可以直接使用。本IP能够驱动PS/2键盘和鼠标。使用时只要调用HAL目录下的文件即可以直接使用！-Spent a good two weeks we have made some changes Atera DE1/DE2 ps2 IP-driven nuclear. On the FPGA project directory can be use
<王乔> 在 2024-11-20 上传 | 大小：27kb | 下载：0

[VHDL编程] SRAM_16Bit_512K

说明：Verilog 编写的IP核，512K的16位SRAM-Written in Verilog IP core, 512K 16-bit SRAM
<zhyy> 在 2024-11-20 上传 | 大小：11kb | 下载：0

[VHDL编程] DM9000A

说明：Verilog 编写的网卡DM9000A的IP核，altera公司寄的DE2系统中的源程序核-Verilog prepared DM9000A the IP core network card, altera company sent DE2 System source of nuclear
<zhyy> 在 2024-11-20 上传 | 大小：16kb | 下载：0

[VHDL编程] ISP1362

说明：Verilog 编写的ISP1362的控制器IP核，altera公司DE2系统中的源程序-Verilog prepared ISP1362 controller IP core, altera company source DE2 System
<zhyy> 在 2024-11-20 上传 | 大小：18kb | 下载：0

[VHDL编程] txxclock

说明：VHDL编写的数字钟，在Q-ii下编译，实现闹铃设置与定时闹铃，分时秒显示-VHDL prepared digital clock, in the Q-ii under the compiler to achieve regular alarm and alarm settings, time-seconds display
<> 在 2024-11-20 上传 | 大小：301kb | 下载：0

[VHDL编程] div

说明：该源码为VHDL语言编写的分频器，在W-4b教学平台上通过验证-The VHDL source for the prescaler languages, W-4b in the teaching platform validated
<> 在 2024-11-20 上传 | 大小：108kb | 下载：0

[VHDL编程] LIGHT

说明：--author: Suntion Tang --date: 2008-6-7 -- two warning --modify: By Suntion Tang at 2008-6-14 --descr iption: 顶层文件，由于此系统简单， -- 且底层文件不多，故放弃原理图描述，采用VHDL语言描述-author: Suntion Tang date: 2008-6-7 two warning modify
<> 在 2024-11-20 上传 | 大小：172kb | 下载：0

[VHDL编程] 6713emiftofpgatopci

说明：6713emiftofpgatopci,这个是完整的一套从6713的emif到fpga的双口ram，然后主机通过9054到双口ram，交换数据完成-6713emiftofpgatopci, this is a complete set of the EMIF from 6713 to the FPGA
<丁科> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] ISE

说明：学习Xilinx公司开发软件ISE的基础资料，从最基础到复杂逻辑设计。-Learning Xilinx software ISE developed the basis of information from the most basic to complex logic design.
<wl> 在 2024-11-20 上传 | 大小：48.96mb | 下载：0

[VHDL编程] hdl

说明：用Verilog语言编写的实现NAND Flash块的控制存取以及同步的FIFO的控制-Using Verilog languages realize NAND Flash block to control access as well as the synchronization FIFO control
<刘义春> 在 2024-11-20 上传 | 大小：6kb | 下载：1