[VHDL编程] bcd27seg

说明：Tranfer BCD to 7 Segs
<MrTranLam> 在 2024-11-20 上传 | 大小：24kb | 下载：0

[VHDL编程] paobiao

说明：在FPGA上跑表功能的实现，具有从毫秒，微秒，到秒的计数过程，可以在开发板上进行仿真。-Stopwatch functions implemented in the FPGA, with the counting process milliseconds, microseconds to seconds, can be simulated in the development board.
<小璐璐> 在 2024-11-20 上传 | 大小：661kb | 下载：0

[VHDL编程] uart_io_test

说明：verilog中UART的PC通信协议,看过的人都说好，已经验证正确性，很不错的代码。-verilog in the PC UART communication protocols, seen people say well, has verified the accuracy, very good code.
<小璐璐> 在 2024-11-20 上传 | 大小：554kb | 下载：0

[VHDL编程] SI4432_TX_192

说明：基于FPGA的SI4432无线透传模块的VERILOG工程，测试可用-FPGA-based wireless passthrough module SI4432 VERILOG engineering, testing available
<王楠> 在 2024-11-20 上传 | 大小：3.4mb | 下载：0

[VHDL编程] SI4432_RX_192

说明：基于FPGA的SI4432无线透传模块的VERILOG工程，测试可用(接收端工程文件)，使用Quartus II 可以直接打开。 -FPGA-based wireless passthrough module SI4432 VERILOG engineering, testing available
<王楠> 在 2024-11-20 上传 | 大小：5.3mb | 下载：0

[VHDL编程] led

说明：流水灯，通过时钟控制，每个时间显示不同颜色，共有32中颜色-Water lamp, the clock control, each time display different colors, a total of 32 colors
<Mr.Do> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGAUART

说明：FPGA的串口通信程序，平台为XILINX的SPANTAN-6，压缩包中有具体的说明文档。-The serial communication of FPGA program and Platform for XILINX SPANTAN-6, compressed package with specific documentation.
<刘冰> 在 2024-11-20 上传 | 大小：366kb | 下载：0

[VHDL编程] SynchronizeAutomaticallyEntersCPLD

说明：CPLD与CY7C68013通讯程序，使用的是同步输入功能，测试过了可以使用，需要下载自动同步驶入的固件。-CPLD and CY7C68013 communication program that uses synchronous input function test can be used, you need to download the firmware automatically synchronized into.
<刘冰> 在 2024-11-20 上传 | 大小：163kb | 下载：0

[VHDL编程] FPGAPRJ

说明：NIOS 基于 cyclone 2 的工程 -NIOS based engineering cyclone 2
<翟磊> 在 2024-11-20 上传 | 大小：12.08mb | 下载：0

[VHDL编程] TX

说明：串口发送控制程序！在一帧的发送下，经过串口协议编写的硬件描述语言verilog！-Serial transmission control program!
<邓智友> 在 2024-11-20 上传 | 大小：510kb | 下载：0

[VHDL编程] RX

说明：串口接收程序源码，经过实际验证的最终版本，接收的操作！-Serial port to receive program source code, the actual verification of the final version after receiving operation!
<邓智友> 在 2024-11-20 上传 | 大小：1.1mb | 下载：0

[VHDL编程] SOS

说明：基于verilog的sos求救信号的编写，适用于quartus ii的开发环境！-Verilog based distress signal written in sos, apply quartus ii development environment!
<邓智友> 在 2024-11-20 上传 | 大小：582kb | 下载：0