资源列表

« 1 2 ... .96 .97 .98 .99 .00 3701.02 .03 .04 .05 .06 ... 4311 »

[VHDL编程DE2_115_PS2_DEMO

说明:完成确定鼠标目前的位置X,Y轴,以及对鼠标三键的检测。-Completion determination mouse current position X, Y-axis, and detection of mouse triple bond.
<yanjing> 在 2024-11-20 上传 | 大小:212kb | 下载:0

[VHDL编程UG586-7SeriesDMIUserGuide

说明:UG586 - Zynq-7000 All Programmable SoC and 7 Series Devices Memory Interface Solutions v2.3 User Guide ( ver2.3, 18511 KB )-UG586- Zynq-7000 All Programmable SoC and 7 Series Devices Memory Interface Solutions v2.3 User
<dada> 在 2024-11-20 上传 | 大小:11.47mb | 下载:0

[VHDL编程cdr

说明:数据时钟恢复,采样8倍率高频时钟进行数据时钟恢复。已通过Modelsim仿真-Data and clock recovery, sampling 8 times the rate of high frequency clock for clock and data recovery. Have been through the Modelsim simulation
<王明明> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程SMBus

说明:SMbus通讯协议的Verilog程序段,已通过Moldesim的仿真,可用-Verilog program segment of the SMbus communication protocol, has been through the Moldesim simulation, the available
<王明明> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程manchester_encoder

说明:曼切斯特码解码器verilog程序,已通过ModelSIM仿真,可用-Chester Verilog decoder procedures, has been through the ModelSIM simulation, the available
<王明明> 在 2024-11-20 上传 | 大小:1kb | 下载:0

[VHDL编程x16_to_boc32

说明:16位串行数据转32位并行数据Verilog程序,已通过仿真,可用-The 16 bit serial data to 32 bit parallel data Verilog procedures, has been through the simulation, the available
<王明明> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程a_vhd_16550_uart_latest.tar

说明:串口程序,基于16550内核,有不同的版本,比较齐全。-the UART program,based on 16550 core,have several versions。
<liming> 在 2024-11-20 上传 | 大小:117kb | 下载:0

[VHDL编程spartan5

说明:vhdl program for adc of spsrtan 3e
<anjeet> 在 2024-11-20 上传 | 大小:5kb | 下载:0

[VHDL编程netlist

说明:vhdl program of matlab file converted to vhdl
<anjeet> 在 2024-11-20 上传 | 大小:1.32mb | 下载:0

[VHDL编程netlist8

说明:vhdl program of matlab file converted to vhdl
<anjeet> 在 2024-11-20 上传 | 大小:18kb | 下载:0

[VHDL编程netlist2

说明:vhdl program of matlab file converted to vhdl
<anjeet> 在 2024-11-20 上传 | 大小:1.26mb | 下载:0

[VHDL编程exa1

说明:8位全加器,为EDA的第一个实验,由半加器和或门组成-8 full adder bit EDA experiment first simple experiment, through the OR gate constructed with half-adder
<朱孟元> 在 2024-11-20 上传 | 大小:255kb | 下载:0
« 1 2 ... .96 .97 .98 .99 .00 3701.02 .03 .04 .05 .06 ... 4311 »

源码中国 www.ymcn.org