[VHDL编程] yi-wei-er-jin-zhi-quan-jia-qi

说明：一位二进制全加器的源代码及详细WORD文档，maxplus软件运行，管脚已配置完成，芯片为EP1K30TC144-3-A binary full source code and detailed documentation WORD, maxplus software running, pin has been configured, EP1K30TC144-3
<邱海涛> 在 2025-01-24 上传 | 大小：130kb | 下载：0

[VHDL编程] shu-kong-fen-pin-qi

说明：数控分频器的源代码及详细WORD文档，maxplus软件运行，管脚已配置完成，芯片为EP1K30TC144-3-NC divider source code and detailed documentation WORD, maxplus software running, pin has been configured, the chip is EP1K30TC144-3
<邱海涛> 在 2025-01-24 上传 | 大小：164kb | 下载：0

[VHDL编程] jia-fa-ji-shu-qi

说明：含异步清零和同步使能的加法计数器的源代码，用maxplus软件运行，管脚已配置完成，芯片为EP1K30TC144-3-Asynchronous and synchronous cleared with the addition of the counter enable source code, run the software with maxplus Pin has been configured, the chip is EP1K
<邱海涛> 在 2025-01-24 上传 | 大小：37kb | 下载：0

[VHDL编程] XU-LIE-JIAN-CE-QI

说明：用状态机实现序列检测器的源代码，用maxplus软件运行，管脚已配置完成，芯片为EP1K30TC144-3-State of mind achieved with a sequence detector source code, run the software with maxplus Pin has been configured, the chip is EP1K30TC144-3
<邱海涛> 在 2025-01-24 上传 | 大小：41kb | 下载：0

[VHDL编程] cai-yang-dian-lu-shi-xian-ADC0809

说明：用状态机对ADC0809的采样控制电路的实现的源代码，用maxplus软件运行，管脚已配置完成，芯片为EP1K30TC144-3-State machine to achieve ADC0809 sampling control circuit of the source code, run the software with maxplus Pin has been configured, the chip is EP1K30TC14
<邱海涛> 在 2025-01-24 上传 | 大小：41kb | 下载：0

[VHDL编程] Example9

说明：一个基于FPGA的四位全加器的小程序，输入两个二进制数并计算结果。-An FPGA-based four full adder applet, enter two binary numbers and calculations.
<卢进> 在 2025-01-24 上传 | 大小：138kb | 下载：0

[VHDL编程] Example2

说明：一个基于FPGA的格雷码转换器的小程序，输入8位格雷码并转换结果。-A gray code converter FPGA-based small program, input 8-bit Gray code and conversion results.
<卢进> 在 2025-01-24 上传 | 大小：1.13mb | 下载：0

[VHDL编程] Example3

说明：一个基于FPGA的计数器的小程序，定义时钟、异步复位、同步使能信号，计算结果。-An FPGA-based counter applet, define the clock, asynchronous reset, synchronous enable signal, the calculation results.
<卢进> 在 2025-01-24 上传 | 大小：154kb | 下载：0

[VHDL编程] Example4

说明：一款基于FPGA的数码显示译码器的小程序，定义动态扫描时钟信号，定义四位输入信号，检测时钟上升沿，计数器dount累加。-An FPGA-based digital display decoder small program, define dynamic scan clock signal, the definition of four input signals, detects the rising edge of the clo
<卢进> 在 2025-01-24 上传 | 大小：1.2mb | 下载：0

[VHDL编程] Example5

说明：一款基于FPGA的数控分频器的小程序，定义时钟信号，输入控制的数据，分频输出，波形观测输出。-An FPGA-based applet NC divider, the definition of the clock signal, the input control data, frequency output, the output waveform observation.
<卢进> 在 2025-01-24 上传 | 大小：152kb | 下载：0

[VHDL编程] Example7

说明： 一个基于FPGA的步长可变加减计数器的小程序，时钟输入，增、减控制信号，转换结果。-An FPGA-based variable step-down counter applet, a clock input, add, subtract control signal, the conversion result.
<卢进> 在 2025-01-24 上传 | 大小：184kb | 下载：0

[VHDL编程] Example8

说明：一个基于FPGA的4位流水乘法器的小程序，设置了时钟输入，数据输入，并输出结果。-One of four water-based FPGA multiplier applet, set the clock input, data input and output.
<卢进> 在 2025-01-24 上传 | 大小：226kb | 下载：0