[VHDL编程] pwm_prj

说明：verilog开发的pwm检测与驱动，主要用来解析航模遥控器的pwm输出，并转化为能够直接控制电机的信号-verilog pwm detection and driver development, mainly used to parse model aircraft remote control pwm output, and converted into electrical signals can be directly cont
<张驰> 在 2025-01-24 上传 | 大小：767kb | 下载：0

[VHDL编程] fir_lms-adaptive-filter

说明：采用VHDL语言编写的fir级联结构的LMS自适应滤波器，方便学习研究自适应滤波器有关参数实际实现的影响-Using VHDL language fir cascade structure of LMS adaptive filter, adaptive filter to facilitate study and research the impact of the actual implementation of the relev
<朱岩> 在 2025-01-24 上传 | 大小：2.44mb | 下载：0

[VHDL编程] frequency_meteris

说明：本设计采用直接测频法，通过对被测信号在1S内上升沿数量直接测出其频率，误差在±1HZ,具有简单、直观、误差小等优点。在测量小于1HZ的频率时，由于延时，外界影响等因素影响，有可能计数器会得到1HZ的量，使得数码管显示“L”或“1”，当测出为1HZ时并不能确定其值是否为1HZ，故本设计的下限频率为2HZ，而不是1HZ。占空比测量采用比被测信号小的信号测量，其误差为±1HZ。-This design adopts the direct fr
<陈剑明> 在 2025-01-24 上传 | 大小：4.79mb | 下载：0

[VHDL编程] EEPROM_at25320a

说明：Commponent for drivering EEPROM memory AT25320 from Avalon bus.
<Jan Petak> 在 2025-01-24 上传 | 大小：8kb | 下载：0

[VHDL编程] lm75_rd

说明：基于IIC总线的简单的温度传感器LM75A_RD程序-IIC bus-based simple temperature sensor LM75A_RD program
<李丽> 在 2025-01-24 上传 | 大小：7.6mb | 下载：0

[VHDL编程] SDRAM

说明：FPGA上实现SDRAM初始化及控制源程序-Implemented on FPGA SDRAM initialization and control source
<李丽> 在 2025-01-24 上传 | 大小：4.8mb | 下载：0

[VHDL编程] TFT_FullDisp

说明：FPGA 1.8寸 128×160TFT显示驱动程序-FPGA 1.8 inch display drivers 128160TFT
<李丽> 在 2025-01-24 上传 | 大小：7.54mb | 下载：0

[VHDL编程] VGA

说明：FPGA简单VGA彩条显示程序驱动程序640*480-FPGA simple VGA color display Driver 640* 480
<李丽> 在 2025-01-24 上传 | 大小：3.76mb | 下载：0

[VHDL编程] DDS

说明：基于FPGA的DDS详细设计方案（附带详细设计方案及代码）-DDS-based FPGA detailed design (with the detailed design and code)
<李丽> 在 2025-01-24 上传 | 大小：667kb | 下载：0

[VHDL编程] DIFF

说明：基于FPGA的DIFF详细设计方案（附带详细设计方案及代码）-FPGA-based DIFF detailed design (with the detailed design and code)
<李丽> 在 2025-01-24 上传 | 大小：333kb | 下载：0

[VHDL编程] 7_lan

说明：黑金开发板ENC28J60的Nios驱动-Black gold ENC28J60 development board driver
<龙韩> 在 2025-01-24 上传 | 大小：7kb | 下载：0

[VHDL编程] FPGA_multiplier

说明：本源码是用verilog语言编写的FPGA乘法器，可以输入两个8位数据，出输16位结果。-The source code is written in verilog FPGA multiplier, you can enter two 8-bit data, the output 16 results.
<黄华> 在 2025-01-24 上传 | 大小：1kb | 下载：0