[VHDL编程] 32ADD

说明：32位超前进位加法器，verilog hdl代码实现，包含源程序-32 lookahead adder, verilog hdl code, including source code
<杭州> 在 2025-01-24 上传 | 大小：3.21mb | 下载：0

[VHDL编程] verilog_DATA_displays

说明：使用verilog语言，滚动显示“verilog”字符串程序代码及相关说明-Using verilog language, scrolling display " verilog" string code and instructions
<> 在 2025-01-24 上传 | 大小：183kb | 下载：0

[VHDL编程] verilog_pics_lvbo

说明：verilog图像滤波算法源文件，可供图像处理硬件程序参考-verilog image filtering algorithm source files, available for image processing hardware program reference
<> 在 2025-01-24 上传 | 大小：12kb | 下载：0

[VHDL编程] EPM240_datas_all

说明：某同学的verilog学习代码，入门实验，已验证，初学者学习。-A student' s learning verilog code entry experiments verified, for beginners to learn.
<> 在 2025-01-24 上传 | 大小：2.47mb | 下载：0

[VHDL编程] ethernet_test

说明：FPGA 100M以太网UDP/IP收发-FPGA 100M Ethernet UDP/IP to send and receive
<董益民> 在 2025-01-24 上传 | 大小：2.08mb | 下载：0

[VHDL编程] RTL

说明：UART RTL测试程序，用于串口调试，红色飓风E16开发板使用-UART RTL test procedures for serial debugging
<董益民> 在 2025-01-24 上传 | 大小：6kb | 下载：0

[VHDL编程] Micrium_Microblaze_uCOS-II-AXI

说明：支持xilinx ise designer 14.x的microblaze AXI总线 ucosii操作系统。-Support xilinx ise designer 14.x for microblaze AXI bus ucosii operating system
<xuzhengshan> 在 2025-01-24 上传 | 大小：223kb | 下载：0

[VHDL编程] JF

说明：设计一个小型加法电路，以DE2板上18个拨动开关作为两组输入，代表两组十进制数（1-9），用七段数码管显示两个加数以及输出的和。-Design a small adder circuit to DE2 board 18 toggle switches as two inputs, two representatives of the decimal number (1-9), with two seven-segment digital
<邓欣> 在 2025-01-24 上传 | 大小：9kb | 下载：0

[VHDL编程] Simple-keyboard-research-

说明：简易电子琴简单实现七个音阶的演奏和电路模拟-Simple flower simple implementation and circuit simulation played seven octave
<周天赋> 在 2025-01-24 上传 | 大小：61kb | 下载：0

[VHDL编程] dianzhao_dianzhen

说明：使用altera的MAX2系列CPLD驱动16*32的双色点阵屏，包含“空车”，“重车”，“电召”三个字。driver.v文件用cpld驱动了东芝的TC62D748芯片，该芯片常用于扫描点阵的驱动上-The MAX2 series CPLD using altera-color dot matrix display driver 16* 32, with " empty" , " heavy vehicles&q
<余先生> 在 2025-01-24 上传 | 大小：672kb | 下载：0

[VHDL编程] FPGA-based-image-compression

说明：基于FPGA图片压缩技术的解码算法的研究和实现。-FPGA-based image compression technology research and implementation of the decoding algorithm.
<熊涵风> 在 2025-01-24 上传 | 大小：3.3mb | 下载：0

[VHDL编程] exp3-SignedDivision

说明：有符号数除法，用移位法实现，需要Basys2硬件支持，更新了除数为-8的漏洞。-Signed division, achieved by shifting method requires Basys2 hardware support, updated the divisor is-8 vulnerabilities.
<黄森洪> 在 2025-01-24 上传 | 大小：702kb | 下载：0