资源列表
[VHDL编程] zidong-shouhuoji
说明:用VERILOG实现自动售货机功能,运行正确,希望有帮助-Use VERILOG implementation vending machine function, correct operation, hope to have help<jenny > 在 2025-01-24 上传 | 大小:44kb | 下载:0
[VHDL编程] state_verilog
说明:用VERILOG实现状态机,对状态机的理解很有帮助-Use VERILOG implementation state machine, the understanding of the state machine is very helpful<jenny > 在 2025-01-24 上传 | 大小:1kb | 下载:0
[VHDL编程] i2c_interface_v1
说明:通过对IC2总线时序的分布,实现对IC2总线上的数据的接收和发射-IC2 through the distribution bus timing to achieve reception of data on the bus and IC2 emission<陈伟> 在 2025-01-24 上传 | 大小:1kb | 下载:0
[VHDL编程] lcd12864_test
说明:基础实验08-12864中文字符显示实验,FPGA源代码-Experimental basis 08-12864 Chinese character display experiments, FPGA source code<刘西> 在 2025-01-24 上传 | 大小:169kb | 下载:0
[VHDL编程] lcd1602_test
说明:基础实验07-1602英文字符显示实验-FPGA源代码-Experimental basis 07-1602 English characters display experiment-FPGA source code<刘西> 在 2025-01-24 上传 | 大小:224kb | 下载:0
[VHDL编程] sw_seg_test
说明:拨码开关输入数码管显示实验,用于FPGA开发板-DIP switch input digital display experiment for FPGA development board<刘西> 在 2025-01-24 上传 | 大小:116kb | 下载:0
[VHDL编程] sw_led_test
说明:拨码开关输入LED显示实验,用于FPGA开发板-DIP switch input LED display experiment for FPGA development board<刘西> 在 2025-01-24 上传 | 大小:72kb | 下载:0
[VHDL编程] RX_TX_FIFO
说明:完整的串口收发模块 可根据需要在进行重组 处理数据-Complete serial transceiver module during the restructuring process the data as needed<孟博> 在 2025-01-24 上传 | 大小:291kb | 下载:0