资源列表

« 1 2 ... .30 .31 .32 .33 .34 3435.36 .37 .38 .39 .40 ... 4311 »

[VHDL编程Vhdl1

说明:VHDL语言编写Verilog,实现数码管上数字循环显示-VHDL language Verilog, to realize the digital tube display digital loop
<邱珊> 在 2025-01-24 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL

说明:关于学习FPGA很有用的资料,本人受益很大,愿与大家分享-About learning FPGA useful information, I benefited greatly, and is willing to share with you
<zhang> 在 2025-01-24 上传 | 大小:7.45mb | 下载:0

[VHDL编程FPGA-teach1

说明:这是一种Verilog语言的学习资料的第一部分,能够很深入的帮助学习进步-This is the first part of a Verilog language learning materials, and can be very in-depth help learning progress
<zhang> 在 2025-01-24 上传 | 大小:1.9mb | 下载:0

[VHDL编程FPGA-TEACH2

说明:同上一个类似,也是FPGA的学习帮助资料,很受益!-Ditto a similar, but also to help FPGA learning materials, very beneficial!
<zhang> 在 2025-01-24 上传 | 大小:1.1mb | 下载:0

[VHDL编程Lab-1-First_design

说明:ALTRA的demo程序,可以用于学习FPGA编程,Cyclone IV GX系列可用。-ALTRA a demo program that can be used to learn FPGA programming, Cyclone IV GX series is available.
<vvking> 在 2025-01-24 上传 | 大小:29kb | 下载:0

[VHDL编程vhdl-serial

说明:精品串口代码,有多种不同设置,数据位、停止位、检验位可调。-Boutique serial code, there are a variety of different settings, data bits, stop bits, parity bit adjustable.
<t> 在 2025-01-24 上传 | 大小:65kb | 下载:0

[VHDL编程VHDL-I2C

说明:精品I2C代码,有多种不同设置,主、从、地址可调。-Boutique I2C code, there are many different settings, master, slave, address adjustable.
<t> 在 2025-01-24 上传 | 大小:74kb | 下载:0

[VHDL编程uart_verilog

说明:QII - VERILOG 精品串口源码,有多种不同设置,数据位、停止位、检验位可调。-QII- VERILOG boutique serial source, there are a variety of different settings, data bits, stop bits, parity bit adjustable.
<t> 在 2025-01-24 上传 | 大小:74kb | 下载:0

[VHDL编程rgb2ycbcr

说明:color space transformation with input coeficient
<Long> 在 2025-01-24 上传 | 大小:1kb | 下载:0

[VHDL编程ycbcr2rgb

说明:color space transformation with input coefficiences
<Long> 在 2025-01-24 上传 | 大小:1kb | 下载:0

[VHDL编程UART16450Transceiver-SourceCode.ZIP

说明:串口16450的逻辑代码,内部带仿真测试代码,已经调试通过-Serial logic code 16450, with internal simulation test code has been debugging through
< 张雨石> 在 2025-01-24 上传 | 大小:525kb | 下载:0

[VHDL编程async_pulse

说明:asynchronous fifo with pulse input write by verilog code
<Long> 在 2025-01-24 上传 | 大小:2kb | 下载:0
« 1 2 ... .30 .31 .32 .33 .34 3435.36 .37 .38 .39 .40 ... 4311 »

源码中国 www.ymcn.org