[VHDL编程] trueif

说明：一个超前进位加法器（及其testbench) .v文件-A CLA (and its testbench). V file
<QU YIFAN> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：一个桶形移位寄存器的.v文件，含testbench-Shift Registers a bucket. V file containing Testbench
<QU YIFAN> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：一个简单状态机的.v文件，含testbench-A simple state machine. V file containing Testbench
<QU YIFAN> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] add_overflow

说明：一个带overflow功能的加法器的实现，采用Matlab+Simulink-A band adder overflow function realization using Matlab+ Simulink
<QU YIFAN> 在 2024-11-19 上传 | 大小：9kb | 下载：0

[VHDL编程] add_rounding

说明：一个基于Matlab+Simulink的带Rounding功能的加法器实现-Based on Matlab+ Simulink with Rounding adder functions realize
<QU YIFAN> 在 2024-11-19 上传 | 大小：9kb | 下载：0

[VHDL编程] complex_add

说明：一个基于Matlab+Simulink的复数加法器实现-Based on Matlab+ Simulink plural adder realize
<QU YIFAN> 在 2024-11-19 上传 | 大小：8kb | 下载：0

[VHDL编程] vhdl

说明：非常经典的verlog hdl 语言学习教程及开发程序开发事例-Very classic verlog hdl Language Learning Course and development of procedures for the development of case
<> 在 2024-11-19 上传 | 大小：3.02mb | 下载：0

[VHDL编程] Verilog

说明：Verilog编程规范，好东西大家一起分享，一起学习-Verilog programming norms, good things with everyone sharing, learning together
<wanwenqing> 在 2024-11-19 上传 | 大小：71kb | 下载：0

[VHDL编程] flowadd

说明：两个浮点数相加的加法器，使用verilog编写-Addition of two floating-point adder, the use of Verilog to prepare
<蔡大> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] sin

说明：基于Quartus II 5.0编写的正弦波发生器，可控频率，用vhdl编写的-Quartus II 5.0 on the preparation of the sine wave generator, controllable frequency, prepared using VHDL
<uuk> 在 2024-11-19 上传 | 大小：464kb | 下载：0

[VHDL编程] VHDL

说明：实用VHDL教程,书中内容包括:了解数字集成电路的结构特点 掌握常用EDA工具的基本使用方法 掌握VHDL的基本语法和主要编程要点 掌握常用数字单元电路的VHDL设计 了解数字集成系统的基本设计方法-VHDL Tutorial practical book include: understanding the structural characteristics of digital integrated circuit
<ff> 在 2024-11-19 上传 | 大小：3.22mb | 下载：0

[VHDL编程] OFDMcode

说明：OFDM 的 VHDL 实现 分块实现. 功能强大 -OFDM block of VHDL realize realize. Powerful
<付文强> 在 2024-11-19 上传 | 大小：38kb | 下载：0