[VHDL编程] vote7-2

说明：七人表决器 在表决的过程中 多于四个通过 少于四个不通过-Seven people vote in the voting process more than four does not pass through the less than four
<duzhifu> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDh

说明：vhdl.电子琴程序设计.本人从某个地方下. 请大家注意保密.-vhdl. flower design. I am from somewhere under the. Please everyone pay attention to confidentiality.
<朔夜> 在 2024-11-19 上传 | 大小：10kb | 下载：0

[VHDL编程] beijing_university_verilog_reference

说明：北大verilog hdl课件！内部资料，内含大量的工程实例，是学习的好资料-Verilog hdl North courseware! Internal information, including a large number of engineering practice, is to learn from the good information
<jackie> 在 2024-11-19 上传 | 大小：1.48mb | 下载：0

[VHDL编程] Verilog_sourcecode

说明：清华大学verilog hdl源码例子，作业，内含源代码，详细的文档说明，非常有用-Tsinghua University, verilog hdl code examples work, containing the source code, detailed documentation, very useful
<jackie> 在 2024-11-19 上传 | 大小：1.01mb | 下载：0

[VHDL编程] 8-cpu

说明：8位CPU的VHDL设计,16条指令系统,以及部分测试代码,开发工具是quartusii_60_pc-8-bit CPU of the VHDL design, 16 instruction, as well as some of the test code, development tools is quartusii_60_pc
<FJ> 在 2024-11-19 上传 | 大小：3kb | 下载：0

[VHDL编程] stopwatch

说明：电子秒表，可以显示0.01S到59’59”99.带有开始、暂停、复位于一键的控制功能。-Electronic stopwatch, can display 0.01S to 59 59 99. With a moratorium, rehabilitation located in a key control functions.
<jacky> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdlchengxuji

说明：里面含大量VHDL设计原代码，适合初学者学习，并含综合设计题目。-Which contain a high level VHDL design source code, suitable for beginners to learn, and integrated design with the subject.
<刘小霞> 在 2024-11-19 上传 | 大小：14kb | 下载：0

[VHDL编程] lcd

说明：设计实体：lcd驱动器 --彩色液晶芯片LQ080V3DG01 --原创针对博创开发板UP-SOPC2000开发板写的彩色液晶驱动程序-Design entities: lcd driver- Color LCD chip LQ080V3DG01- original development board for Fiberxon UP-SOPC2000 development board to write the color LC
<yanglijing> 在 2024-11-19 上传 | 大小：1.21mb | 下载：0

[VHDL编程] jianpan

说明：这是我用verilog语言编写的矩阵键盘源程序 -This is what I use Verilog language source matrix keyboard
<hejunbo> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA

说明：高级FPGA 教学实验平台实验指导书－嵌入式系统设计-Senior FPGA teaching guide book experiment experimental platform- Embedded System Design
<> 在 2024-11-19 上传 | 大小：412kb | 下载：0

[VHDL编程] halfanderandander

说明：这是分别用vhdl和verilog语言编写的源程序，里边还附上了生成的电路器件图。-This is, respectively, with VHDL and Verilog language source code, inside also includes circuit devices generated map.
<hejunbo> 在 2024-11-19 上传 | 大小：386kb | 下载：0

[VHDL编程] tushuguan

说明：--功能描述 --1 刷卡后产生与本人身份唯一对应的串行二进制码元序列，作为模拟系统的输入信号（此处不妨设为8位学生学号）。 --2 经过串并转换，序列变成一个8位二进制数。 --3 遍历预先存储在rom中的学号信息，逐一和这个8位数相比较，如果有相匹配的信息，显示欢迎字样（此处用一个高电平表示），同时打开栅栏门（也用一个高电平表示）。 -- Functional Descr iption- 1 credit card
<leizi> 在 2024-11-19 上传 | 大小：1kb | 下载：0