[VHDL编程] sxh

说明：一个初步的数字锁相环程序，没有测试文件，应该可以运行。-DPLL an initial procedure, there is no test file should be able to run.
<安刚> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] eda-vhdl-traficlightctrl

说明：用VHDL语言描述和实现的一个交通灯控制器，该交通灯系统为一个十字路*通管理信号灯，用于主干道与乡间公路的交叉路口，要求是优先保证主干道的畅通，因此平时处于“主干道绿灯，乡间道红灯”状态，只有在乡间公路有车辆要穿行主干道时才将交通灯切向“主干道红灯，乡间道绿灯”，一旦乡间公路无车辆通过路口，交通灯又回到“主绿，乡红”的状态。此外，主干道每次通行的时间不得短于1分钟，乡间公路每次通行时间不得长于20秒。而在两个状态交换过程中出现的“主黄
<黄然> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] dianzhen

说明：基于FPGA的8*8点阵控制，是实现字符显示-FPGA-based on 8* 8 dot matrix control, is to achieve characters display
<allen> 在 2024-11-19 上传 | 大小：655kb | 下载：0

[VHDL编程] asdd

说明：论文基于FPGA的高速实时FFT处理器设计，给出了详细的设计流程！-Thesis of high-speed FPGA-based real-time FFT processor design, detailed design gives the flow!
<邓振淼> 在 2024-11-19 上传 | 大小：154kb | 下载：0

[VHDL编程] VHDL.Programming.by.Example.4th.Ed

说明：经典的VHDL书籍，英文原版，绝对值！！书里有大量有实例-VHDL classic books, the original English edition, the absolute value! ! Book has a large number of examples have
<邓振淼> 在 2024-11-19 上传 | 大小：1.71mb | 下载：0

[VHDL编程] FaultToleranceTechniquesforSRAMBasedFPGAs

说明：基于FPGA的SDRAM设计，相信大家都会感兴趣！原版的外文书-FPGA-based SDRAM design, I believe we all are interested! Outside the original instrument
<邓振淼> 在 2024-11-19 上传 | 大小：5.83mb | 下载：0

[VHDL编程] Example-b3-1

说明：使用Quartus II设计FPGA的应用设计实例  “\Example-b3-1\uart_regs\src”目录下为设计源文件  “\Example-b3-1\uart_regs\core”目录下为Altera的IP宏功能模块  “\Example-b3-1\uart_regs\sim\funcsim”目录下为功能仿真文件  “\Example-b3-1
<king> 在 2024-11-19 上传 | 大小：388kb | 下载：0

[VHDL编程] Example-b4-1

说明：Altera基本宏功能应用设计实例  “\Example-b4-1\Project”目录下为设计工程  “\Example-b4-1\Solution”目录下为正确的解决方案，仅供读者参考 -Application of the basic macro features Altera Design
<king> 在 2024-11-19 上传 | 大小：296kb | 下载：0

[VHDL编程] Example-b4-2

说明：Altera IP应用设计实例  “\Example-b4-2\Project”目录下为设计工程  “\Example-b4-2\Solution”目录下为正确的解决方案，仅供读者参考 -Altera IP Application Design
<king> 在 2024-11-19 上传 | 大小：385kb | 下载：0

[VHDL编程] Example-b8-1

说明：使用ModelSim对Altera设计进行功能仿真 对于没有使用到Altera的MegaWizard或LPM的设计而言，功能仿真比较简单，读者只需依据8.2.5小节描述的步骤依次执行即可，对于使用了MegaWizard或LPM的设计，则必需在仿真时指定相关的Altera库-Altera use ModelSim for functional simulation for designs that do not use Altera
<king> 在 2024-11-19 上传 | 大小：3.74mb | 下载：0

[VHDL编程] 8051

说明：8051核Verilog实现源代码，有兴趣的可以看看。-8051 nuclear realize Verilog source code, are interested can look at.
<偶的> 在 2024-11-19 上传 | 大小：247kb | 下载：0

[VHDL编程] UP3_CLOCK

说明：采用vhdl语言编写的UP3开发板电子钟程序。在quartus中编译完成。-Using VHDL language UP3 development board electronic bell procedures. Compiled in the Quartus completed.
<小毛头> 在 2024-11-19 上传 | 大小：68kb | 下载：0