资源列表

« 1 2 ... .29 .30 .31 .32 .33 3334.35 .36 .37 .38 .39 ... 4311 »

[VHDL编程Altera-EP2C8Q-Nios-Example

说明:Altera EP2C8Q Nios例程-Altera EP2C8Q Nios Examples
<song> 在 2025-02-01 上传 | 大小:24.98mb | 下载:0

[VHDL编程NIOSII_TFT

说明:基于FPGA的NIOSII_TFT做的做的正弦波很连贯的显示在液晶屏上面,FPGA主要做信号的产生,而NIOSII主要是驱动液晶画活出波形!-FPGA-based NIOSII_TFT do make a very coherent sine wave displayed on the LCD screen above, FPGA mainly to do signal generation, while NIOSII mainly d
<杨云> 在 2025-02-01 上传 | 大小:6.25mb | 下载:1

[VHDL编程TFT_zhengxianbolianguanxainshi

说明:基于触摸液晶的正弦波显示,相当于示波器的屏幕,很使用的源代码,希望对各位有用!-LCD display touch-based sine wave, the equivalent of the oscilloscope screen, is the use of the source code, in the hope that useful!
<杨云> 在 2025-02-01 上传 | 大小:3.95mb | 下载:0

[VHDL编程addfinal

说明:37位的29个数加法器。用于位数较多的多个数相加。-37 the number of the adder 29. Median more for multiple numbers together.
<梅梅> 在 2025-02-01 上传 | 大小:24kb | 下载:0

[VHDL编程dff9

说明:9位的同步D触发器,带清零功能,可用于数字电路设计-9 synchronous D flip-flop with clear function
<梅梅> 在 2025-02-01 上传 | 大小:22kb | 下载:0

[VHDL编程freq_4

说明:4分频时钟,同步,带清零功能。可用于时钟分频设计-4 divided clock, synchronization, with clear function. Can be used for clock divider design
<梅梅> 在 2025-02-01 上传 | 大小:22kb | 下载:0

[VHDL编程multt

说明:该程序实现了一个16*16的乘法器,可以用作设计乘法器参考-The program implements a 16* 16 multiplier, multiplier design can be used as reference
<梅梅> 在 2025-02-01 上传 | 大小:23kb | 下载:0

[VHDL编程16_QAM

说明:用verilog 语言编译16QAM调制-a great complied code of 16QAM modulation for OFDM
<罗月> 在 2025-02-01 上传 | 大小:1kb | 下载:0

[VHDL编程data_scramble

说明:用verilog 语言编译数字通信中的符号扰码,预防长1或长0的出现-a great complied code of data sramble for OFDM
<罗月> 在 2025-02-01 上传 | 大小:1kb | 下载:0

[VHDL编程CP_adder

说明:用verilog 语言实现数字通信中最先进的技术之一中的OFDM技术中的添加循环前缀,可以减少码间干扰,并实现符号同步-a great complied code of cyclic prefix for OFDM which is good for intersymbol interference and inter channel interference
<罗月> 在 2025-02-01 上传 | 大小:1kb | 下载:0

[VHDL编程FPGA--AD9854

说明:使用FPGA 技术来实现控制AD9854产生各种波形。-Using FPGA technology to achieve control AD9854 generate various waveforms.
<> 在 2025-02-01 上传 | 大小:4.1mb | 下载:1

[VHDL编程Freq_Count_Test-8.15

说明:Verlag代码,频率计,计算输入触发信号的频率,频率=工作时钟/计数结果。-Verlag code, frequency meter, calculate the input trigger signal frequency, frequency = operating clock/count the results.
<Kg5> 在 2025-02-01 上传 | 大小:4.38mb | 下载:0
« 1 2 ... .29 .30 .31 .32 .33 3334.35 .36 .37 .38 .39 ... 4311 »

源码中国 www.ymcn.org