资源列表
[VHDL编程] moshuzhuanhuan1111
说明：模数转换，将8路并行的数据缓存在FIFO中，再输出。通过时序控制A/D芯片的采集速度，和ARM板的接收速度。-Analog-to-digital conversion, eight road parallel data cached in FIFO, and output. By sequential control of A/D chip acquisition speed, and ARM board receives the sp<夏天翔> 在 2025-02-01 上传 | 大小：851kb | 下载：0
[VHDL编程] WISHBONE_conmax
说明：很详细的wishbone总线学习借鉴代码和文档-Very detailed wishbone bus to learn from the code and documentation<haizi> 在 2025-02-01 上传 | 大小：651kb | 下载：0
[VHDL编程] counter_99
说明：XINLIX soprtan3 源码，实现计数器功能，可加减计数并在数码管上显示，可调节计数间隔。-XINLIX soprtan3 source code to achieve the counter function, counting and addition and subtraction on the digital display, adjustable counting interval.<TSWC> 在 2025-02-01 上传 | 大小：861kb | 下载：0
[VHDL编程] output_10014537
说明：XINLIX SPORTAN3 FPGA 可在数码管上显示滚动的数字，可自由设置，程序设计时钟分频等-XINLIX SPORTAN3 FPGA in the digital tube display scroll figures can be set free, program design clock divider, etc.<TSWC> 在 2025-02-01 上传 | 大小：1.25mb | 下载：0
[VHDL编程] tswc_state
说明：XILINX SPORTAN3 实现状态机功能，状态切换，可以改变状态切换的时间。 -XILINX SPORTAN3 implement state machine function, state switch, the switching time may be changed.<TSWC> 在 2025-02-01 上传 | 大小：1.23mb | 下载：0
[VHDL编程] FPGA6_LCDaUART
说明：基于FPGA Verilog LCD显示串口数据-Based on the FPGA Verilog LCD display serial data<宋贵来> 在 2025-02-01 上传 | 大小：1.35mb | 下载：0
[VHDL编程] FPGA7_UART
说明：基于FPGA Verilog UART接口数据传输-Based on the FPGA Verilog UART interface data transfer<宋贵来> 在 2025-02-01 上传 | 大小：842kb | 下载：0
[VHDL编程] FPGA9_VGAaUART
说明：基于FPGA Verilog VGA 显示 UART 数据-Based on the FPGA Verilog VGA display UART data<宋贵来> 在 2025-02-01 上传 | 大小：914kb | 下载：0
[VHDL编程] FPGA11_DAC
说明：基于FPGA Verilog 按键调节DAC-Based on the FPGA Verilog buttons adjust the DAC<宋贵来> 在 2025-02-01 上传 | 大小：4.54mb | 下载：0