资源列表
[VHDL编程] FIFOverilog
说明:异步FIFO实现数据先入先出的存储方式基于verilog HDL语言-Asynchronous FIFO first-in, first-out data storage based on Verilog HDL language<章鱼> 在 2025-02-04 上传 | 大小:11kb | 下载:0
[VHDL编程] IEEE-Std-1364.1-2002-Verilog-RTL-Synthesys
说明:IEEE Std 1364.1-2002 Verilog RTL Synthesys<max> 在 2025-02-04 上传 | 大小:372kb | 下载:0
[VHDL编程] IEEE-Std-1364-2001-Verilog-LRM
说明:IEEE Std 1364-2001 Verilog LRM<max> 在 2025-02-04 上传 | 大小:2.08mb | 下载:0
[VHDL编程] IEEE-Std-1800-2012-SystemVerilog
说明:IEEE Std 1800-2012 SystemVerilog - Unified Hardware Design, Specification, and Verification Language<max> 在 2025-02-04 上传 | 大小:6.05mb | 下载:0
[VHDL编程] IEEE-Std-1076.6-1999-VHDL-RTL-Synthesis
说明:IEEE Std 1076.6-1999 VHDL RTL Synthesis<max> 在 2025-02-04 上传 | 大小:193kb | 下载:0
[VHDL编程] Xcell-Journal-issue-82
说明:Xcell Journal issue 82 released by Xilinx.<tyoon> 在 2025-02-04 上传 | 大小:9.4mb | 下载:0