资源列表
[VHDL编程] Image-Reduction-IP
说明:LABVIEW Program for Image REduction IP for FPGA<refaat> 在 2025-02-06 上传 | 大小:9kb | 下载:0
[VHDL编程] extreme_point
说明:极值点遍历算法,将n次一维极值点遍历结果比较,输出。-Traversal algorithm for extreme points, the n-th one-dimensional extreme points traverse the results of the output.<蒋沪生> 在 2025-02-06 上传 | 大小:9kb | 下载:0
[VHDL编程] Feedback-control-module-VHDL-code
说明:此为基于FPGA的直流伺服系统的设计,具体为反馈控制模块的VHDL代码-This is the dc servo system based on FPGA design, specific for feedback control module VHDL code<黄平> 在 2025-02-06 上传 | 大小:9kb | 下载:0
[VHDL编程] Process-control-module-VHDL-code
说明:此为基于FPGA的直流伺服系统的设计,具体为过程控制模块VHDL代码-This is the dc servo system based on FPGA design, specific for process control module VHDL code<黄平> 在 2025-02-06 上传 | 大小:9kb | 下载:0
[VHDL编程] PWM-waves-generated-module-VHDL-code
说明:此为基于FPGA的直流伺服系统的设计,具体为PWM波生成模块的VHDL代码-This is the dc servo system based on FPGA design, specific for PWM waves generated module VHDL code<黄平> 在 2025-02-06 上传 | 大小:9kb | 下载:0
[VHDL编程] verilog___UART
说明:Verilog 编写的串口通信模块 带测试代码-Verilog prepared by the serial communication module with a test code<wuming> 在 2025-02-06 上传 | 大小:9kb | 下载:0
[VHDL编程] 8_RISC_CPU
说明:risc-cpu,简单的cpu设计,强大的功能简洁的设计,精简化-verilog risc_cpu<王侠> 在 2025-02-06 上传 | 大小:9kb | 下载:0