资源列表

« 1 2 ... .61 .62 .63 .64 .65 2966.67 .68 .69 .70 .71 ... 4311 »

[VHDL编程I2C_Slaver

说明:CPLD作为I2C的从机,VHDL语言编写-I2C Slaver componet,VHDL
<dinghui> 在 2025-02-10 上传 | 大小:3kb | 下载:0

[VHDL编程Xilinx_TFT_serial

说明:基于FPGA/CPLD平台的640*480分辨率的TFT-LCD控制器,通过UART口接收外部输入信号-Based platform FPGA/CPLD 640* 480 resolution TFT-LCD controller, an external input signal received through the UART port
<瑜玉> 在 2025-02-10 上传 | 大小:2kb | 下载:0

[VHDL编程halfbandfiliter

说明:数字信号处理半带滤波器,实现信号2倍上采样和低通滤波,16bit位宽数据-Digital signal processing the half-band filter, to achieve a signal 2 times up-sampling and low pass filtering, 16bit bit data wide
<Qiankun MO> 在 2025-02-10 上传 | 大小:2kb | 下载:1

[VHDL编程test1

说明:本人的FPGA开发板的一个小小的测试程序,没多大用的,THANKS-I FPGA development board, a small test program, not much use, THANKS
<王明> 在 2025-02-10 上传 | 大小:359kb | 下载:0

[VHDL编程cpld_ads7844_50M(9-24)

说明:用ads7844采集数据,用cpld做时序控制,通过串口观察和记录采集结果,用verilog编写,通过开发板验证-Collected data using ads7844 timing control with cpld verilog prepared by the serial observe and record collection results through the development board verificati
<王军> 在 2025-02-10 上传 | 大小:642kb | 下载:0

[VHDL编程Countdown

说明:基于EP2C5Q208C8的数字时钟。数码管显示,按键调节控制。-Digital clock EP2C5Q208C8. Digital display, regulation and control buttons.
<anmko> 在 2025-02-10 上传 | 大小:762kb | 下载:0

[VHDL编程digtal_clock

说明:C51单片机上,显示时钟,闹钟,计时,用Xilinx ISE Design 编写-C51 microcontroller, clock, alarm clock, time, prepared with Xilinx ISE Design
<刘阳> 在 2025-02-10 上传 | 大小:772kb | 下载:0

[VHDL编程trafficlight

说明:设计题目: 十字路*通灯的设计。 二.设计要求: (一)假定系统输入时钟为200Hz。 (二)设计出以上要求的交通灯,每个方向有一个倒计时指示(两个8 段数码 管)和红黄绿三种颜色的灯。 (三)给出仿真波形。-Design topics: the design of the traffic lights at the crossroads. II. Design requirements: (
<董浩> 在 2025-02-10 上传 | 大小:971kb | 下载:0

[VHDL编程fpga-for-ISE-and-Spartan

说明:用赛灵思ISE9.2和Spartan-3E设计的四位计数器-Four counter with the Xilinx ISE9.2 and Spartan-3E
<武景> 在 2025-02-10 上传 | 大小:313kb | 下载:0

[VHDL编程selfRst

说明:用于产生自复位的信号,有内部校验,可以确保不会误复位,复位时间也可以人为设定。-Used to generate a self-resetting signal, internal calibration, can ensure that no mistake is reset, the reset time can also be man-made.
<陈波> 在 2025-02-10 上传 | 大小:1kb | 下载:0

[VHDL编程FPGA_IIC

说明:这是我编写的FPGA控制IIC的程序,用来配置型号为24C02的EEPROM,已经通过验证。-This is my own Verilog HDL program for IIC control, it can configure the EEPROM named 24C02, and the program have been tested.
<陈波> 在 2025-02-10 上传 | 大小:2kb | 下载:0

[VHDL编程daojishi2

说明:在开发板上实现5秒钟的倒计时,并在数码管上显示出数字-Board realized in the development of 5 seconds countdown, and in digital tube display digital
<李子> 在 2025-02-10 上传 | 大小:361kb | 下载:0
« 1 2 ... .61 .62 .63 .64 .65 2966.67 .68 .69 .70 .71 ... 4311 »

源码中国 www.ymcn.org