[VHDL编程] Sequence_Diagram

说明：通过一个简单例子，教会大家如何读懂时序图。很不错的例子。-Through a simple example, to teach you how to read the timing diagram. Very good example.
<boyzone> 在 2025-02-10 上传 | 大小：532kb | 下载：0

[VHDL编程] DE2_70_pin_assignments

说明：DE2-70开发板中附带的引脚的分配列表，格式为.csv的-DE2-70 development board comes with the pin assignment list, in the format. Csv
<boyzone> 在 2025-02-10 上传 | 大小：4kb | 下载：0

[VHDL编程] DE2_70_NIOS_10_flash

说明：首先将此Verilog程序下载到DE2-70开发板上后，然后用NiosII软件将任何文件的二进制数据写入到ssram或者sdram等存储器重去，并可以指定起始地址。-First program this Verilog downloaded to the DE2-70 development board, and then the use NiosII software binary data of any file written t
<boyzone> 在 2025-02-10 上传 | 大小：1.55mb | 下载：0

[VHDL编程] DDS-Technology

说明：DDS Technology DDS技术与原理-DDS Technology
<李洪胜> 在 2025-02-10 上传 | 大小：575kb | 下载：0

[VHDL编程] FPGAorCPLD_vga_Principle

说明：介绍了FPGA或者CPLD上VGA显示的基本原理，这是一份很好论文说明。保证你值得拥有。-Describes the basic principles of the VGA display on the FPGA or CPLD, which is a very good paper describes. You deserve.
<boyzone> 在 2025-02-10 上传 | 大小：283kb | 下载：0

[VHDL编程] Chapter2

说明：Chapter2文件夹：（1）Quartus II 8.0软件实例讲解：1位加法器实验，完整的设计工程文件在Chapter2/adder文件夹下（2)ModelSim SE 6.0软件实例讲解：十进制计数器实验，完整的设计工程文件在Chapter2/test_counter_10文件夹下 -Chapter2 folder: (1) the Quartus II 8.0 software examples to explain: an
<boyzone> 在 2025-02-10 上传 | 大小：4.93mb | 下载：0

[VHDL编程] Chapter3

说明：Chapter3文件夹：SOPC Builder应用实例讲解：运行Hello world实验，完整的设计工程文件在Chapter3/new_nios文件夹下-Chapter3 folder: SOPC Builder application examples to explain: Run Hello world experiments, complete design engineering documents in Chapter3
<boyzone> 在 2025-02-10 上传 | 大小：11.49mb | 下载：0

[VHDL编程] Chapter4

说明：Chapter4文件夹： （1）实验1：编码器实验，完整的设计工程文件在CODER文件夹下 （2）实验2：译码器实验，完整的设计工程文件在DECODER7文件夹下 （3）实验3：加法器实验，完整的设计工程文件在ADDER和ALU文件夹下 （4）实验4：乘法器实验，完整的设计工程文件在4BITMULT文件夹下 （5）实验5：寄存器实验，完整的设计工程文件在SHIFT8R和SHIFT8文件夹下 （6）实验
<boyzone> 在 2025-02-10 上传 | 大小：1.58mb | 下载：0

[VHDL编程] Chapter5

说明：Chapter5文件夹： （1）实验1：键盘扫描输入实验，完整的设计工程文件在JIANPAN文件夹下 （2）实验2：扫描数码显示器实验，完整的设计工程文件在SCANLED文件夹下 （3）实验3：点阵显示实验，完整的设计工程文件在DIANZHEN文件夹下 （4）实验4：交通灯控制实验，完整的设计工程文件在JTDKZHQ文件夹下 （5）实验5：数字钟实验，完整的设计工程文件在CLOCK文件夹下 （6）实验
<boyzone> 在 2025-02-10 上传 | 大小：12.93mb | 下载：0

[VHDL编程] pipeline_light

说明：（1）实验1：流水灯实验，完整的设计工程文件在pipeline_light文件夹下-(1) Experiment 1: light water experiments, complete design engineering files in pipeline_light file folder
<boyzone> 在 2025-02-10 上传 | 大小：10.11mb | 下载：0

[VHDL编程] jtag_uart

说明：（2）实验2：JTAG UART通信实验，完整的设计工程文件在jtag_uart文件夹下-(2) Experiment 2: the JTAG UART communication experiment, complete design engineering the file in jtag_uart file folder
<boyzone> 在 2025-02-10 上传 | 大小：12.82mb | 下载：0

[VHDL编程] LCM_display

说明：（3）实验3：LCM显示实验，完整的设计工程文件在LCM_display文件夹下-(3) Experiment 3: LCM display experiment complete design engineering the file in LCM_display file folder
<boyzone> 在 2025-02-10 上传 | 大小：12.71mb | 下载：0