资源列表

« 1 2 ... .80 .81 .82 .83 .84 2885.86 .87 .88 .89 .90 ... 4311 »

[VHDL编程verilog_examples_of_Thomas

说明:Thomas课本中的verilog例子。Thomas的verilog在可编程期间领域很有名-Thomas textbook example of verilog. Verilog Thomas in the field during the famous programmable
<江汉> 在 2025-02-13 上传 | 大小:22kb | 下载:0

[VHDL编程i2s_master_slave_vhdl

说明:i2s串行线广泛用于音频通信中,这里包括了master和slave的代码.-i2s serial lines widely used in audio communication, here including the master and slave codes.
<hxwf801> 在 2025-02-13 上传 | 大小:22kb | 下载:0

[VHDL编程hdb3_verilog

说明:modelsim工程,用verilog实现的HDB3编码,以及测试程序testbench-modelsim works with verilog realized HDB3 coding, and testing procedures testbench
<chengroc> 在 2025-02-13 上传 | 大小:22kb | 下载:0

[VHDL编程ddschengxu

说明:dds程序 有原理图 代码 哈哈 dds程序 有原理图 代码 -dds procedures diagram code says dds procedures diagram code
<> 在 2025-02-13 上传 | 大小:22kb | 下载:0

[VHDL编程UART_source

说明:
<> 在 2025-02-13 上传 | 大小:22kb | 下载:0

[VHDL编程Chapter5Sample

说明:主要是RS-232串行接口技术并且通过了串行收发器UART的开发实例演示了接口设计的基本步骤程序-Is RS-232 serial interface technology and, through a serial UART transceiver development of interface design examples demonstrate the basic steps of the procedure
<玄冰> 在 2025-02-13 上传 | 大小:22kb | 下载:0

[VHDL编程pwm

说明:
<李其> 在 2025-02-13 上传 | 大小:22kb | 下载:0

[VHDL编程modelsim

说明:基于存储器的基4按频率抽取的fft 的vhdl描述 可以对连续数据流进行256点的fft -Memory based on the base 4 by the frequency of fft taken the VHDL descr iption of the continuous data stream can be carried out 256 point fft
<庞志勇> 在 2025-02-13 上传 | 大小:22kb | 下载:0

[VHDL编程dds_quicklogic

说明:这是quicklogic公司的直接频率合成(DDS)Verilog代码-QuickLogic Corporation This is a direct frequency synthesizer (DDS) Verilog code
<jinzhoulang> 在 2025-02-13 上传 | 大小:22kb | 下载:0

[VHDL编程UART232

说明:本代码是用VHDL语言全面、系统地描述UART通信协议标准,通过对UART进行数据通信的实际运用,能够较全面地理解和掌握VHDL和UART协议。-The VHDL language code is a comprehensive, systematic descr iption of UART communication protocol standards, through the UART to the practical appl
<fengxinya> 在 2025-02-13 上传 | 大小:22kb | 下载:0

[VHDL编程cnt6

说明:基于vhdl的6进制计数器模块,实现0-5计数-VHDL-based 6-band counter module, to achieve 0-5 count
<贝凯> 在 2025-02-13 上传 | 大小:22kb | 下载:0

[VHDL编程cic

说明:verilog码写的CIC滤波器的程序,包括4倍抽取CIC滤波器和内插的CIC滤波器两个-Verilog code written by CIC filter procedures, including 4 times the extraction CIC filter and the CIC interpolation filter two
<桃子> 在 2025-02-13 上传 | 大小:22kb | 下载:0
« 1 2 ... .80 .81 .82 .83 .84 2885.86 .87 .88 .89 .90 ... 4311 »

源码中国 www.ymcn.org